TABLE DES MATIÈRES

 

REMERCIEMENTS............................................................................................................................................................... 3

INTRODUCTION.................................................................................................................................................................... 3

COLLABORATIONS EN 2011-2012.................................................................................................................................. 3

OBJECTIFS DU GR2M.......................................................................................................................................................... 4

COMPOSITION DU GROUPE.............................................................................................................................................. 4

Liste des membres réguliers........................................................................................................................... 4

Liste des membres associés............................................................................................................................... 5

Liste des chercheurs post doctoraux et autres professionnels........................................ 5

PROGRAMME DE RECHERCHE EN MICROÉLECTRONIQUE............................................................................... 6

Domaines......................................................................................................................................................................... 6

Activités des membres réguliers................................................................................................................. 6

ACTIVITÉS DU PROFESSEUR BOIS............................................................................................................................ 7

ACTIVITÉS DU PROFESSEUR DAVID........................................................................................................................ 8

ACTIVITÉS DU PROFESSEUR AUDET....................................................................................................................... 9

ACTIVITÉS DU PROFESSEUR BOYER..................................................................................................................... 10

ACTIVITÉS DU PROFESSEUR BRAULT.................................................................................................................. 11

ACTIVITÉS DU PROFESSEUR LANGLOIS.............................................................................................................. 12

ACTIVITÉS DU PROFESSEUR MARTEL................................................................................................................. 13

ACTIVITÉS DU PROFESSEUR NICOLESCU........................................................................................................... 14

ACTIVITÉS DU PROFESSEUR SAVARIA................................................................................................................ 15

ACTIVITÉS DU PROFESSEUR SAWAN.................................................................................................................... 16

ÉTUDIANTS AUX CYCLES SUPÉRIEURS................................................................................................................... 17

ÉTUDIANTS NOUVELLEMENT INSCRITS............................................................................................................. 18

TITRES DES PROJETS ET DIPLÔMES EN COURS DE CHAQUE ÉTUDIANT................................................ 19

SUBVENTIONS ET CONTRATS...................................................................................................................................... 95

Subventions, contrats et conventions de recherche individuelles............................. 95

Subventions, contrats et conventions de recherche de groupe....................................... 97

ÉQUIPEMENT ÉLECTRONIQUE.................................................................................................................................. 100

ÉQUIPEMENT APPARTENANT AU GROUPE (www.GR2M.polymtl.ca).................................................. 100

Laboratoire LASEM (GR2M/PolyStim/Lasem).......................................................................................... 102

ÉQUIPEMENT PRÊTÉ PAR LA SCM (WWW.CMC.CA).......................................................................................... 102

ÉQUIPEMENT INFORMATIQUE.................................................................................................................................. 103

Équipement informatique prêté par la CMC (www.CMC.ca)................................................... 103

Équipement informatique appartenant au GR2M (www.GRM.polymtl.ca)................... 103

LOGICIELS DE MICROÉLECTRONIQUE (EDA)..................................................................................................... 104

Logiciels disponibles au GR2M (www.GRM.polymtl.ca)............................................................. 104

PUBLICATIONS ET RÉALISATIONS.......................................................................................................................... 105

Articles de revues acceptés pour publication............................................................................. 105

Articles de revues publiés de septembre 2011 à décembre 2012......................................... 105

Articles de revues publiés de septembre 2010 à août 2011..................................................... 108

Articles de conférence de septembre 2011 à décembre 2012................................................ 110

Articles de conférence de septembre 2010 à août 2011............................................................ 110

AUTRES PUBLICATIONS (invitation)............................................................................................................. 110

BREVETS........................................................................................................................................................................ 110

LIVRES............................................................................................................................................................................ 110

 


 

REMERCIEMENTS

 

Nous désirons remercier tous les membres du GR2M (Groupe de Recherche en Microélectronique et Microsystèmes) professeurs et étudiants pour l’effort et l’attention qu’ils ont accordés afin de compléter leurs parties du présent rapport.  Nos remerciements s’adressent aussi à mesdames Ghyslaine Éthier Carrier pour son excellent travail de secrétariat afin de produire ce rapport et à Réjean Lepage pour sa collaboration à sa diffusion sur le WEB.

 

INTRODUCTION

 

Le Groupe de Recherche en Microélectronique et Microsystèmes (GR2M) de l’École Polytechnique de Montréal a poursuivi sa progression sur plusieurs fronts.  Le présent document décrit ses objectifs, la composition du groupe, les subventions et contrats obtenus, les équipements et outils qu’il possède et les publications et principales réalisations récentes. Pendant l’année 2011 – 2012, 80 étudiants inscrits à la maîtrise et au doctorat, un professionnel et deux techniciens ont participé aux travaux de recherche du groupe, sous la direction de différents professeurs du GR2M et en collaboration avec des collègues des milieux universitaire et industriel.  Les membres du groupe ont connu des succès aux programmes de subvention du Conseil de Recherche en Sciences Naturelles et en Génie du Canada (CRSNG) auprès du Fonds Québécois de la recherche sur la nature et les technologies (FQRNT), ainsi qu’au Programme de Recherche Orientée en Microélectronique, photonique et télécommunication.  Citons aussi les projets réalisés avec des partenaires industriels. Le groupe vise un équilibre entre les recherches orientées et les recherches académiques, les premières influençant grandement les orientations développées dans les dernières.  Nous croyons fermement qu’il s’agit là d’un gage de pertinence et de qualité des travaux et des orientations prises par le groupe.

 

COLLABORATIONS EN 2011-2012

L’année 2011 - 2012 a été marquée par plusieurs faits saillants, notamment les collaborations entre les membres du GR2M et des chercheurs d’autres groupes et centres de recherche.  Soulignons à titre d’exemple la collaboration entre les professeurs, Langlois et Bilodeau (EPM) en vision artificielle, Savaria, Martel et Bois (vérification et méthodes de conception); Savaria et Cherkaoui de l’UQAM (configuration et vérification de routeurs réseau), Savaria, Gagnon et Thibeault (architecture de systèmes de communication sans fil), Savaria, Bois et Langlois en conception de processeurs spécialisés pour le traitement d’images et de vidéos, Sawan et Savaria, (mise en œuvre d’une chaine de conversion d’énergie reçue par couplage inductif), Sawan. Savaria, Zhu, Kashyap, Laurin (Polytechnique), Thibault (ETS) et Liu (Univ. McGill), Capteurs de position, interfaces et réseaux AFDX pour applications avionics; le professeur Sawan collabore avec le Dr M. Elhilali de l’Université McGill (implant urinaire), le Dr F. Bellemare de l’Université de Montréal (cathéter oephagien), le Dr D. Guitton et Dr. A. Chaudhuri de l’Université McGill (implant visuel cortical et les Drs. Chapman de Concordia et Leporé de l’Université de Montréal (surveillance intra corticale). Enfin, notons que les professeurs Kashyap, Martel, Meunier, Savaria et Sawan sont titulaires de Chaires de recherche du Canada.


OBJECTIFS DU GR2M

 

Tel que défini par ses statuts, le Groupe de Recherche en Microélectronique et Microsystèmes (GR2M) a pour objectif général de «promouvoir et regrouper les activités de recherche en Microélectronique à l’École Polytechnique de Montréal».

Plus spécifiquement, le GR2M poursuit les objectifs suivants:

 

·         Regrouper dans une entité visible les chercheurs qui œuvrent dans des secteurs reliés à la microélectronique et les microsystèmes;

·         Offrir aux chercheurs en Microélectronique un lieu de communication et d’échange en vue de promouvoir et de faciliter la collaboration et le travail en équipe;

·         Assurer le bon fonctionnement des laboratoires et l’infrastructure du GR2M;

·         Faciliter l’accès aux technologies de microélectronique aux autres chercheurs de l’École et de l’extérieur de l’École susceptibles d’en profiter.

 

Ces objectifs n’ont pas été modifiés depuis la constitution officielle du groupe.

 

COMPOSITION DU GROUPE

 

Le Groupe de Recherche en Microélectronique et Microsystèmes relève du département de génie électrique et se compose des membres réguliers, membres associés et d’autres professionnels et chercheurs :

 

Liste des membres réguliers

 

·         Dr. Guy Bois: professeur titulaire au département de génie informatique et directeur du Groupe de Recherche en Microélectronique et Microsystèmes.  Il s’intéresse à la conception des systèmes embarqués, plus particulièrement à leurs spécifications, modélisation, partitionnement logiciel/matériel, synthèse, vérification fonctionnelle et prototypage.

·         Dr. Jean-Pierre David: professeur adjoint au département de génie électrique et codirecteur du Groupe de Recherche en Microélectronique et Microsystèmes.  Il s’intéresse à la conception rapide et fiable de systèmes numériques à partir d’une description de haut niveau, en particulier pour les systèmes reconfigurables (FPGA).

·         Dr. Yves Audet: professeur agrégé au département de génie électrique, ses travaux de recherche portent sur les circuits intégrés analogiques, les capteurs d’images CMOS, l’imagerie spectrale et les interconnexions photoniques pour système VLSI.

·         Dr. François Raymond Boyer: professeur adjoint au département de génie informatique qui s’intéresse aux architectures et méthodes de conception des circuits VLSI.  Il s’intéresse notamment à l’optimisation des systèmes exploitant des horloges multi phase.

·         Dr. Jean-Jules Brault: professeur agrégé au département de génie électrique et directeur du Laboratoire de Réseaux Neuronaux (LRN), qui s’intéresse aux diverses architectures et applications des machines neuronales, virtuelles ou électroniques, de même qu’au développement de leurs algorithmes d’apprentissage.

·         Dr. Raman Kashyap: Chaire de recherche du Canada en photoniques avancées, professeur titulaire aux départements de génie électrique et de génie physique.  Il s’intéresse aux nouveaux concepts en photonique pour les applications en radio sur fibre, technologies et composants à bandes interdites, biocapteurs, communications optiques, réseaux de Bragg en fibre optique à base de verre et polymères, nouveaux procédés pour fabriquer des guides d’ondes et leur intégration avec les circuits électroniques, les instruments de musique en photoniques, léser semi-conducteur et fibrée, les effets non linéaire optiques et refroidissement avec les laser.  Il est membre fondateur du groupe Polyphotonique et le directeur du laboratoire de concepts photoniques avancés (APCL), directeur du laboratoire de écriture avec les lasers, FABULAS, représentative des chercheurs au bord de ICIP, membre de COPL, et de CREER.

·         Dr. Pierre Langlois: professeur agrégé au département de génie informatique, s’intéresse à la conception et à la réalisation de processeurs configurables pour le traitement d’images et de vidéo, à la vision artificielle et à l’architecture des ordinateurs.

·         Dr. Sylvain Martel: professeur agrégé au département de génie informatique et titulaire d’une chaire de recherche du Canada dont le domaine de recherche est principalement la conception de micro et nano systèmes électromécaniques, incluant la nano robotique pour les applications au niveau moléculaire et atomique en touchant plusieurs aspects comme l’instrumentation, l’électronique, les ordinateurs ainsi que les systèmes reconfigurables.  En nano robotique, nous exploitons les découvertes fondamentales en nano sciences par la conception de nano robots capable de travailler au niveau du nanomètre pour créer de nouveaux systèmes, produits et applications.

·         Dr. Gabriela Nicolescu: professeure adjoint au département de génie informatique qui s’intéresse à la conception de haut niveau des systèmes embarqués hétérogènes composés de sous systèmes spécifiques aux différents domaines d’application : logiciel, matériel, mécanique, optique et RF.  Elle travaille aussi sur la conception des systèmes sur puce multiprocesseurs.

·         Dr. Yvon Savaria: professeur titulaire et directeur de département de génie électrique, titulaire d’une chaire de recherche du Canada en Conception de systèmes microélectroniques intégrés, directeur du Groupe de Recherche en Microélectronique et Microsystèmes, responsable administratif du laboratoire de VLSI.  Il s’intéresse à la méthodologie du design des systèmes intégrés, aux problèmes de tolérance aux pannes et de testabilité, à la conception et la vérification des systèmes sur puce (SOC), à la conception des circuits numériques, analogiques et mixtes et aux applications de ces technologies.

·         Dr. Mohamad Sawan: professeur titulaire au département de génie électrique et détenteur d’une chaire de recherche du Canada sur les dispositifs médicaux intelligents et directeur du regroupement stratégique en microsystèmes du Québec, qui s’intéresse à la conception et la réalisation de circuits mixtes (numériques, analogiques, optiques et RF) et à leurs applications dans les domaines industriel (communication sans fil) et biomédical (stimulateurs et capteurs sensoriels).

 

 Liste des membres associés

 

·         Dr. David Haccoun : professeur titulaire au département de génie électrique qui dirige des projets de recherche sur la méthodologie de conception de codeurs-décodeurs complexes, y compris l’impact de l’intégration en VLSI.  Il collabore avec MM Savaria et Sawan sur l’implantation de codeurs-décodeurs.

·         Dr. Abdelhakim Khouas: professeur adjoint au département de génie électrique dont les domaines de recherche portent sur le test et la conception en vue du test (chemin de SCAN, BIST, JTAG) des circuits intégrés numériques, analogiques et mixtes, le développement d’outils de CAO pour la microélectronique, le prototypage de systèmes numériques et la synthèse sur FPGA.

·         Dr. Romain Maciejko : professeur titulaire au département de génie physique, dont le domaine de recherche porte sur l’étude et la réalisation de dispositifs optoélectroniques intégrés.

·         Dr. Michel Meunier : professeur titulaire au département de génie physique et titulaire d’une chaire de recherche du Canada en micro-ingénierie et nano-ingénierie des matériaux par laser.  Il effectue des projets de recherche sur les procédés pour la microélectronique, plus spécifiquement sur l’utilisation de lasers dans la fabrication de couches minces et la modification de matériaux.  Il collabore avec Yvon Savaria sur la restructuration et la calibration par laser pour la microélectronique et avec Mohamad Sawan sur les microélectrodes.

 

Liste des chercheurs post doctoraux et autres professionnels

 

·         M. Normand Bélanger          associé de recherche

·         M. Robert Chebli                   associé de recherche

·         M. Ebrahim Ghafar-Zadeh associé de recherche

·         Mme Luiza Gheorghe           postdoc

·         M. Mohamed Hammadi     postdoc

·         M. Saied Hashemi                 associé de recherche

·         M. Sé

·         M. Éric Legua                         associé de recherche

·         M. Mohamed Hammadi     postdoc

·         M. Hicham Semmaoui         postdoc

 

De plus, les personnes suivantes collaborent aux travaux du groupe à divers titres :

 

·         M. Réjean Lepage                       Analyste GR2M

·         M. Laurent Mouden                   Technicien du laboratoire GR2M

·         M. Jean Bouchard                       Technicien informatique GR2M

 

Ces personnes forment le Groupe de Recherche en Microélectronique et Microsystèmes de l'École Polytechnique, dont la reconnaissance officielle par l’École démontre la priorité que celle-ci accorde au domaine de la microélectronique.

 

PROGRAMME DE RECHERCHE EN MICROÉLECTRONIQUE

 

Domaines

 

Les programmes de recherche et de formation de chercheurs en microélectronique de l’École Polytechnique recouvrent les sous secteurs suivants ;

 

·         La technologie microélectronique en elle-même, y compris les problèmes de test et de tolérance aux pannes et aux défectuosités ;

·         Les applications en télécommunications, en traitement des signaux et des images, en algorithmes et architectures parallèles, et en biomédical par la réalisation de capteurs et micro stimulateurs implantables ;

  • Les logiciels de synthèse, de conception et de test assistés par ordinateur ;

Ø  Les dispositifs électroniques et électro-optiques, ainsi que les technologies de fabrication.

 

Activités des membres réguliers

 

La description détaillée de notre programme de recherche débute sur une synthèse des activités de chaque membre au sein du GR2M.


 

ACTIVITÉS DU PROFESSEUR BOIS

 

Le professeur Bois poursuit des recherches dans le domaine de la Microélectronique, principalement dans le domaine du co-design et de la co-synthèse conjointe logiciel/matériel pour systèmes embarqués.

 

De nos jours, les systèmes embarqués sont de plus en plus présents dans les produits industriels et commerciaux : contrôleur d’injection d’une voiture, robot industriel, téléphone cellulaire, etc.  Afin de concevoir ces systèmes de plus en plus complexes, l’ingénieur doit avoir recours à l’utilisation conjointe de processeurs d’usage général, dont les performances atteignent aujourd’hui des niveaux très élevés, et de circuits spécialisés chargés de la réalisation de fonctions spécifiques.  De plus, la concurrence sur les produits et les services, impose à tous, la sévère loi du time to market, qui impose de réduire fortement le temps alloué au développement.  La situation de ces défis impose donc une approche d’ingénierie simultanée du logiciel et du matériel, nommé co-design.

 

Le professeur Bois travaille au développement de méthodes modernes de conception conjointe logiciel/matériel.  Plus particulièrement, ses travaux se concentrent autour de deux projets :

 

1.       Space Codesign

La technologie Space CodesignTM et sa plate-forme de conception Space Studio consistent en un logiciel facilitant la conception de systèmes électroniques embarqués.  Par simulation, il est possible de modéliser le comportement d’une application que l’on veut implanter (par exemple un téléphone cellulaire contiendra des algorithmes spécialisés ou d’encodage de la voix).  De plus, le fait que le tout soit en simulation permet d’explorer aisément différentes architectures pour ainsi trouver un compromis du système le plus performant, au coût le plus bas.  Cette caractéristique est apportée par 2 technologies :

 

Ø  Elix permettant l’exploration et la simulation rapide de différentes configurations d’un même système électronique embarqué et ;

Ø  Simtek permettant de simuler, avec une grande précision, une configuration particulière choisie avec Elix ou construite de toute pièce, et tout cela avant même de créer physiquement le circuit.  De plus, un outil complémentaire permet de collecter des statistiques sur les performances et comportements du système en simulation.

 

En plus d’offrir des possibilités d’exploration de différentes architectures grâce à la simulation, notre technologie propose un flot de conception qui permet à un utilisateur de partir de la simulation pour arriver à l’implantation finale (FPGA ou ASIC).  Cette caractéristique utilise la technologie GenX de Space Codesign.

 

 

2.       AREXIMAS

Ce projet se concentre sur les systèmes avioniques basés sur un réseau de processeurs.  Ces systèmes se doivent d’être sécuritaires, fiables et tolérant aux panes.  Plus précisément, nous nous intéressons aux compromis entre la reconfigurabilité, la fiabilité et le coût de ces systèmes.  Deux objectifs généraux sont poursuivis :

 

Ø   Le développement d’un environnement démonstrateur de plateforme IMA (Integrated Modular Avionics) à faibles coûts, comportant un simulateur ARINC 653, et

 

Ø   L’analyse et la caractérisation de l’application de vision EAVS (Enhanced Avionic Vision System) pour estimer ses ressources en prévision de son prototypage sur plateforme IMA.

 

Les partenaires industriels qui collaborent à ces projets sont CMC Electronics et CAE.  Au niveau universitaire les collaborateurs sont les professeurs Boland et Thibault (ETS), ainsi que Nicolescu et Beltrame de l’École Polytechnique de Montréal.

 


 

ACTIVITÉS DU PROFESSEUR DAVID

 

 

Le professeur David mène des activités de recherche dans le domaine de la synthèse des systèmes logiques matériel-logiciel, leurs constituants, leurs outils et leurs applications.  Il s’intéresse plus particulièrement aux outils de synthèse automatique à partir d’une description de haut niveau, aux treillis de calculs, à l’implantation d’opérateurs arithmétiques en virgule flottante et de manière générale à l’implantation optimale des tâches disposant d’un niveau de parallélisme élevé.  Au niveau applicatif, le professeur David travaille dans le domaine de la sécurité informatique (analyse profonde des paquets Ethernet pour le repérage de fichiers connus), aux applications de calcul matriciel pour la simulation de systèmes électriques et de manière générale à toutes les applications qui demandent une puissance de calcul supérieure à ce que peut offrir un processeur standard.

 

Un système reconfigurable est un circuit logique programmable dont le comportement sera déterminé au moment de sa programmation.  Aujourd’hui, ces circuits intègrent plusieurs noyaux de processeurs, des centaines de mémoires, des centaines de multiplieurs, des dizaines de milliers de fonctions logiques programmables, de multiples ressources dédiées et un immense réseau de connexions configurables permettant d’interconnecter ces ressources pour réaliser un circuit complexe et hautement parallèle.  Ils concurrencent de plus en plus les circuits dédiés de type ASIC car on peut les reprogrammer à volonté et leur densité atteint maintenant la dizaine de millions de portes logiques équivalentes.

 

Les circuits reconfigurables relèvent à la fois du Génie Électrique (GÉ) et du Génie Logiciel (GL).  Une fois le circuit physique réalisé (GÉ), il reste à le programmer (GL).  Toutefois, la programmation sert à implémenter un circuit avec des signaux logiques qui se propagent d’une manière semblable à ce qui se passe dans un circuit logique traditionnel (GÉ).  Enfin, ces circuits contiennent souvent un ou plusieurs processeurs devant être programmés (GL).  Les deux domaines sont donc très étroitement reliés et il devient nécessaire d’avoir une vision plus large qui réunit les deux disciplines.

 

Notre programme de recherche principal, subventionné par le CRSNG, consiste à développer un nouveau langage de description de matériel (HDL) d’un niveau d’abstraction intermédiaire entre les langages de programmation utilisés en GL et les langages de description de matériel utilisés en GÉ.  Nous visons à décrire des circuits au niveau fonctionnel (algorithmique) et développons un compilateur (CASM) capable de transformer cette description en un circuit de manière automatique et sure par construction.  En résumé, notre langage permet de décrire des réseaux de machines algorithmiques qui traitent et s’échangent des jetons de données en parallèle, un peu sur le modèle de CSP (Communicating Sequential Processes) et SDL (Specification and Description Language).  Une grande nouveauté par rapport aux ASM (Algorithmic State Machine) traditionnels consiste en la possibilité de faire des appels (et donc des retours) d’états d’une manière semblable à un appel de méthode en logiciel ou encore une continuation dans les langages fonctionnels.  Il devient alors possible de synthétiser des machines récursives, ce qui nous a permis, par exemple, d’implémenter une version de l’algorithme QuickSort (un algorithme de tri rapide hautement récursif) sur FPGA très facilement.  En outre, l’outil génère automatiquement tous les signaux de contrôle pour la synchronisation des envois-réceptions des jetons de données dans tout le réseau sans perdre de cycle d’horloge (possiblement sous la forme de pipeline continu).  Le concepteur peut donc se concentrer sur les aspects algorithmiques et déléguer la tâche de réalisation du circuit au compilateur.  Toutefois, l’utilisateur averti a conscience de l’architecture qui sera synthétisée et peut, dans la manière dont il décrit l’algorithme, influencer celle-ci.

 

 


 

ACTIVITÉS DU PROFESSEUR AUDET

 

Les activités du professeur Audet sont reliées aux capteurs photoniques, fabriqués en procédé CMOS, visant deux champs d’applications spécifiques soient : les capteurs d’images intégrés et les détecteurs photoniques de haute performance pour système VLSI à interconnections optiques.

 

 

1.       Les capteurs d’images CMOS

 

Ce programme de recherche adresse la problématique de conception et de fabrication de capteurs d’images CMOS de grande surface, qui permettrait d’obtenir une caméra numérique de résolution spatiale comparable à celle d’une caméra avec pellicules chimiques photosensibles.  On vise un capteur ayant une matrice de pixel de 36 x 24 mm de surface pour atteindre la compatibilité avec la gamme des lentilles développées pour la photographie SLR 35 mm.

 

Outre la réalisation d’un capteur d’images de grande surface, les techniques de conception de pixels redondants avec autocorrection développées sont aussi utiles à la réalisation de capteurs d’images employés dans des environnements hostiles comme l’espace, les mines, les réacteurs nucléaires, etc., là où une caméra peut-être exposée à des radiations, des températures et des pressions extrêmes pouvant endommager le capteur.  Ainsi, les propriétés d’autocorrection de l’architecture redondante permettront à la caméra de transmettre des images plus longtemps dans ces milieux hostiles où le remplacement et la réparation sont difficiles, voire impossibles.

 

 

2.       Les détecteurs photoniques

 

Ici on s’intéresse au développement de technique de propagation de signaux par modulation photonique, tant sur un même circuit intégré qu’entre puces d’un même système, de façon à éliminer les interconnections métalliques critiques qui limitent la performance des systèmes.  Des taux de propagation supérieurs à 1 Gb/s sont visés.

 

Bien que la recherche sur les interconnections photoniques ait favorisé jusqu’à maintenant les dispositifs III-V pour la conversion de signaux électriques à signaux photoniques, la diminution constante de la taille des structures fabriquées sur technologie CMOS pourrait avantager les dispositifs photoniques au silicium notamment au niveau des photo-détecteurs.  Avec la diminution de la taille des structures, les capacités parasites des composants actifs diminuent également de sorte qu’un faisceau lumineux de moindre énergie est requis pour activer une cellule photo-détectrice au silicium et une réponse plus rapide peut être obtenue.  Les avantages d’un photo détecteur au silicium pouvant être intégré à même une puce VLSI sont considérables, même si les performances sont moindres qu’un photo-détecteur en technologie III-V.  Citons entre autre la simplicité du procédé de fabrication CMOS comparé aux technologies hybrides III-V – CMOS et l’élimination des circuits liés à l’intégrité des signaux d’horloge en amplitude et en phase, tels que les répétiteurs et les circuits de verrouillage de phase (PLL).  À l’heure actuelle, dû aux problèmes de délais associés aux interconnections métalliques, il est de plus en plus difficile d’assurer la synchronisation entre les différents modules d’un système VLSI, de sorte que les techniques de propagation de signaux asynchrones sont maintenant envisagées pour relier des modules sur une même puce, ajoutant à la complexité du système.  Les interconnections photoniques assureront la performance des systèmes VLSI sans ajouter à leur complexité.

 


 

ACTIVITÉS DU PROFESSEUR BOYER

 

Le professeur Boyer conduit des recherches incluant les domaines de la microélectronique, et du traitement de signal.  Plus spécifiquement, il s’intéresse au design, à la synthèse et à l’optimisation des systèmes conjoints logiciel/matériel dédiés, ainsi qu’au développement d’architectures prenant partie d’un nouveau type d’horloge, dans le but d’obtenir une bonne performance à faible consommation d’énergie.

 

L’horloge à période variable cycle par cycle est encore un concept relativement nouveau.  L’idée est de permettre de moduler la longueur des cycles d’horloges pour pouvoir suivre précisément un ordonnancement.  Cet ordonnancement peut être fait à l'avance, mais aussi à l’exécution, pour pouvoir traiter de manière optimale les expressions conditionnelles et pour pouvoir tenir compte d’autres facteurs qui ne sont pas connus lors de la compilation (ou synthèse).  Dans le cas de systèmes très dynamiques, devant réagir à des stimuli externes, l’ordonnancement peut s’ajuster pour rencontrer les latences maximales permises tout en minimisant la consommation d’énergie.  À l’exception des circuits asynchrones, les circuits ont actuellement très majoritairement une horloge fixe, ou variant lentement dans le temps, qui limite la possibilité d’ordonnancement.  Pour obtenir le meilleur ordonnancement possible, il faut relâcher les contraintes de l’horloge et ce nouveau type d’horloge permet beaucoup plus de flexibilité.

 

Ses publications récentes sur ce sujet concernent principalement la réduction de la gigue de l’horloge ainsi que l’utilisation de cellules numériques normalisées pour réduire les temps de conception et simplifier la mise à l’échelle.

 

La conception de systèmes dédiés demande à la fois de déterminer la structure matérielle et le logiciel devant s’exécuter sur ce matériel.  Une approche conjointe logicielle/matérielle est nécessaire pour la conception et l’optimisation d’un tel système.  Pour des systèmes dédiés, les outils doivent permettre la spécialisation (paramétrisation) des composantes.  Puis la partie logicielle doit être compilée pour une architecture parallèle possiblement hétérogène (avec des processeurs de plusieurs types différents) et comportant des instructions spéciales.  Ses recherches se situent sur différents plans, dont l’automatisation de la séparation logiciel/matériel, la compilation parallélisante pour un système hétérogène configurable, et une diminution du temps associé à l’assemblage et test du système, pour un temps de mise en marché minimum.  Une application actuellement visée est les réseaux sans fil sur le corps pour le traitement de données médicales.

 

 

Applications :

 

Traitement de signal et isolation de la voix dans des prothèses auditives numériques :

 

Le domaine de la prothèse auditive numérique est en expansion, dû au fait que la miniaturisation des processeurs le permet, mais aussi au fait que la demande en prothèses auditives augmente (la population vieillit) et que les gens recherchent une qualité supérieure.  L’utilisation de plusieurs microphones est actuellement une des méthodes qui a le plus de succès pour augmenter la discrimination des sons et améliore l’intelligibilité.  Par contre, le traitement fait sur ces sources pourrait être amélioré, tout en gardant une petite taille et une faible consommation d’énergie.

 

Capture de mouvements du corps humain :

 

Des capteurs inertiels sont utilisés pour analyser les mouvements 3D du corps humain.  Cette analyse de mouvement peut s’appliquer au domaine médical pour, par exemple, détecter des anomalies, ou sportif, pour améliorer le mouvement, mais aussi à l’enseignement et à l’art.  Un logiciel d’enseignement de direction d’orchestre est en développement avec cette analyse de mouvements.

 

Les principaux partenaires qui collaborent sur ces recherches sont le professeur Y. Savaria (génie électrique, École Polytechnique), sur le côté matériel, le professeur H.T. Bui (Sciences appliquées, Université du Québec à Chicoutimi), sur les convertisseurs en cellules normalisées, et le professeur P. Bellomia (faculté de musique, Université de Montréal), sur la capture de mouvement.


 

ACTIVITÉS DU PROFESSEUR BRAULT

 

 

 

Le professeur Brault dirige le LRN (Laboratoire de Réseaux Neuronaux.)  Ses recherches visent plus spécifiquement l’application les algorithmes d’apprentissage (AA) à des problèmes d’inférence sur des données expérimentales en utilisant des machines neuronales (MN), virtuelles ou électroniques.  Le champ d’application des AA/MN est très vaste puisque les MN sont des approximateurs universels utilisés tant en classification, en régression qu’en estimation de fonction de densité.  D’autre part, vu l’homogénéité des traitements réalisés par les MN, ils peuvent souvent être intégrés relativement aisément sur des circuits électroniques.

 

 

 

Les principales difficultés que l’on rencontre dans le design de ces machines proviennent du fait qu’elles sont habituellement adaptées itérativement et que l’information est massivement distribuée dans les interconnexions de la MN.  Parmi ces difficultés, notons, le choix du type de neurones à utiliser (déterministes ou stochastiques, modèle de McCulloch-Pitts ou Hodgkin-Huxley), le nombre de neurones (capacité à s’adapter au problème) le type d’interconnexions (avec ou sans récurrence), le paradigme/loi d’apprentissage (supervisé ou non, correction d’erreurs, minimisation d’entropie, etc.), la fonction de cout à minimiser, etc.  Tous ces «hyperparamètres» doivent évidemment conduire à la conception d’une machine capable de bien généraliser (interpoler ou extrapoler) sur de nouvelles données.

 

 

 

Outre les architectures bien connues de type MLP (ou RBF) optimisées pour diverses applications (antennes, parole, robotique), les MN qui retiennent particulièrement notre attention sont les machines stochastiques causales (réseaux bayesiens) et les machines à états liquides (MEL) (également appelées «réseaux à échos»).  Pour le premier cas, ce type de système comporte habituellement un très grand nombre de variables stochastiques et les techniques d’optimisation comme le recuit simulé, sont souvent jugées inutilisables à cause des temps de calcul ou de la mémoire requise pour leur mise en œuvre.  En effet, pour valider un réseau bayesien, on doit générer un très grand nombre de cas (vecteurs de tests) en fonction d’une distribution de probabilité multi-variables.  On se frappe alors au problème de la «malédiction de la dimensionnalité».  Une modification possible est l’ajout d’aspects déterministes dans le processus d’optimisation conduisant par exemple au recuit déterministe RD (Deterministic Annealing).  Dans le second cas, (MEL), le problème est de concevoir une machine à rétroaction massive qui se comporte de façon quasi chaotique afin d’explorer un espace d’états continus (ou liquides).

 

 

 

Concernant les aspects électroniques de ces projets, nous étudions la conception de circuits échantillonneurs en fonction d’une distribution de probabilité d’un espace approximé par un réseau bayesien.  Nous modifions les circuits logiques traditionnels afin de les rendre probabilistes.  D’autre part, des circuits appelés «neurones à pulses» ont été simulés sur SPICE pour équiper des robots suiveurs.

 


 

ACTIVITÉS DU PROFESSEUR LANGLOIS

 

 

Le professeur Langlois s’intéresse à la conception et à la réalisation de processeurs configurables pour le traitement d’images et de vidéo, à la vision artificielle et à l’architecture des ordinateurs. Le professeur Langlois était en période de ressourcement de janvier à décembre 2012.  Il a effectué deux stages industriels de six mois chez Logi-D et CMC Électronique.

 

Des projets sont en cours dans deux domaines principaux:

 

Conception de processeurs spécialisés et configurables pour le traitement vidéo.

 

Ce projet est mené conjointement avec les professeurs Savaria et Bois du GR2M.

 

Les processeurs configurables offrent d’intéressantes solutions en informatique embarquée pour l’implémentation d’algorithmes de traitement d’image et de traitement du signal en temps réel.  Les besoins en calculs, les contraintes de synchronisation, la réduction des couts et les limites en consommation de puissance pour ces applications écartent habituellement les solutions purement logicielles implémentées sur un processeur à usage général.  Les processeurs configurables ont l’intérêt de pouvoir être programmés à l’aide de langages de haut niveau familiers pour la plupart des concepteurs.  Les processeurs configurables commerciaux sont paramétrables et extensibles.  Des caractéristiques spécifiques comme un multiplicateur peuvent être activées ou non.  Des structures peuvent être ajoutées au processeur, comme des instructions additionnelles, des blocs de registres élargis et des interfaces mémoires particulières.

 

Les objectifs de ce projet incluent le développement de méthodologies de conception pour des processeurs spécialisés (Application Spécifique Instruction set Processor - ASIP), principalement pour des applications de traitement vidéo en temps réel.

 

Vision artificielle

 

Ce domaine de recherche est poursuivi en collaboration avec le professeur Bilodeau du département de génie informatique et génie logiciel.

 

D’une part, nous avons travaillé à proposer une solution automatique qui se repose sur la vision informatique pour suivre et annoter trois comportements de rongeurs dans un environnement biomédical typique : statique, élevé et en train d’explorer.

 

D’autre part, nous avons collaboré avec Logi-D, un fournisseur desolution de gestion de matériel dans des hôpitaux et des cliniques médicales. Le projet vise à faire le suivi de l’inventaire médical utilisé par le personnel infirmier. À l’aide d’une caméra placée au plafond, le système tente de reconnaître les compartiments de différents tiroirs et d’en évaluer leurs contenus.


 

ACTIVITÉS DU PROFESSEUR MARTEL

 

 

 

Les activités du professeur Martel se situent principalement dans la recherche et le développement de systèmes miniatures intelligents et plus particulièrement dans le domaine de la nanorobotique.  L’objectif actuel consiste à développer des nanorobots avec une infrastructure conçue pour supporter une flotte d’une centaine de ces nanorobots capables d’opérer très rapidement et de façon autonome au niveau moléculaire et jusqu’au niveau des atomes.

 

 

Pour ce genre de projets, nous devons développer plusieurs systèmes électroniques et microélectroniques spécialisés pour supporter, contrôler et implanter plusieurs tâches complexes incluant par exemple :

 

·         Système en temps réel et de très haute performance de positionnement, de navigation et communication à infrarouge pour plates-formes nanorobotique ;

 

·         Système de positionnement miniature de résolution atomique basé sur les techniques de microscopie à effet tunnel ;

 

·         Systèmes et instruments miniatures de manipulation, mesure, synthèse et fabrication au niveau moléculaire ;

 

·         Système de contrôle embarqué pour déplacement de nanorobots, etc.

 

 

Notre intérêt est donc le développement de divers circuits miniatures (analogue et numérique) de haute performance en utilisant diverses approches, techniques, outils de conception et systèmes de vérification/validation essentiellement au niveau système sur puces (SoC).

 

 

La miniaturisation, précision, vitesse et le rendement en temps réel sont des aspects très importants et critiques dans la plupart des systèmes électroniques développés pour ce genre de projet.  Les systèmes à concevoir sont aussi généralement très complexes et exigeants et font appel à plusieurs technologies qui doivent être intégrées dans des systèmes micro-mécatroniques avec instruments intégrés de très haute précision et opérant à de très grandes vitesses.


 

ACTIVITÉS DU PROFESSEUR NICOLESCU

 

Gabriela Nicolescu conduit des recherches sur la conception des systèmes embarqués.  Deux types de systèmes sont visés par ses recherches : la dernière génération des systèmes embarqués intégrant des sous-systèmes hétérogènes provenant de différents domaines d’application (ex. : électronique, optique, mécanique, RF) et les systèmes-sur-puce intégrant plusieurs processeurs hétérogènes (ex. : processeurs configurables, processeurs spécialisés pour un type d’application, processeurs d’usage général).  Les thèmes de recherche seront élaborés brièvement par la suite.

 

 

Conception des systèmes embarqués hétérogènes

 

Nos travaux sur la conception des systèmes embarqués hétérogènes portent sur les nouvelles techniques pour la modélisation et la validation globale de ces systèmes.  Nous travaillons sur la définition et la mise en place d’un environnement permettant la coopération des concepteurs provenant des domaines d’application différents, avec de différentes cultures et utilisant différents niveaux d’abstraction (ex. : RTL, niveau transactionnel), langages de spécification (ex. : VHDL, SytemC, Matlab) et modèles d’exécution (simulation native, simulation à base d’ISS).  Nos travaux explorent particulièrement la modélisation et la simulation des interactions entre les composantes fournies par divers concepteurs et nous explorons les techniques de génération automatique des interfaces d’adaptation entre ces composantes.

 

Nous utilisons comme applications concrètes les MEMS (micro electro-mechanical systems), MOEMS (micro opto-electro-mechanical systems) et les réseaux optiques sur puce.

 

 

Conception des systèmes sur-puce multiprocesseur

 

Nos travaux sur la conception des systèmes-sur-puce multiprocesseurs portent sur l’exploration architecturale et la validation par simulation de ces systèmes.

 

Concernant l’exploration architecturale nous étudions des nouvelles architectures mémoires et les algorithmes efficaces pour mapper les différentes applications sur ces architectures.  Nous explorons aussi l’impact de l’implémentation des systèmes d’exploitation sur l’efficacité des systèmes multiprocesseurs sur puce.  Les approches prises en compte sont : les systèmes d’exploitation implémentés en logiciel, les systèmes d’exploitation implémentés en matériel, et les systèmes d’exploitation logiciels/matériels.  Nous explorons aussi l’impact de l’intégration sur même puce des processeurs différents et des systèmes d’exploitation implémentés par les différentes techniques présentés plus haut.

 

Concernant la validation des systèmes, multiprocesseurs, nous explorons de nouvelles modèles de simulation permettant une validation rapide et précise de ces systèmes.  Nous étudions les modèles de simulation de haut niveau pour les parties logiciels dépendants du matériel (hardware dependent software) pour la simulation native du logiciel embarqué.

 

Nous évaluons nos approches à l’aide des applications multimédia (ex. : MPEG4, DivX).


 

ACTIVITÉS DU PROFESSEUR SAVARIA

 

Il conduit des recherches selon deux grands axes : l’élaboration de méthodes de conception et l’utilisation des technologies microélectroniques dans des applications spécifiques.  Le premier axe englobe des travaux sur la conception de chaines d’alimentation pour les microsystèmes embarqués et les méthodes de conception et de synchronisation des systèmes intégrés.  Il englobe aussi des techniques d’autotest et de tolérance aux pannes et aux défectuosités.  Le second axe couvre des thèmes divers liés aux applications des microsystèmes intégrés comme la conception de systèmes de radio configurable, la conception de décodeurs convolutionnels, la conception d’une plate-forme SOC pour la réalisation de processeurs réseau et de systèmes de traitement vidéo ainsi que sur la conception d’un système de prototypage rapide.  Plusieurs de ces travaux sont réalisés en collaboration avec d’autres chercheurs dont plusieurs sont membres du ReSMiQ.  La suite reprend chacun de ces thèmes en élaborant brièvement.

 

Méthodes de conception

Nos travaux sur les méthodes de conception explorent diverses classes de circuits nécessaires pour la mise en œuvre de chaines d’alimentation  de microsystèmes intégrés comme des redresseurs à faible chute de tension et des convertisseurs DC-DC  à commande asynchrone. Nous explorons aussi des méthodes de synchronisation efficaces pour les systèmes intégrés. Une de ces méthodes permet de tolérer des biais de synchronisation arbitrairement grand dans des systèmes purement synchrones. D’autres méthodes investiguées conduisent à la conception systématique de systèmes intégrés globalement asynchrones mais localement synchrones.

 

Nous explorons les méthodes efficaces pour la conception d’architectures intégrées. Ces architectures doivent souvent être adaptées à la classe d’application ciblée. Cela conduit parfois à des plateformes composées de modules paramétrables, réutilisables et compatibles entre eux qui forment la base d’une architecture flexible pour la classe d’application ciblée.  Nos recherches portent aussi sur plusieurs techniques pour la conception de processeurs configurables visant l’accélération des calculs.  Ces techniques permettent notamment de réduire considérablement l’énergie requise pour effectuer un traitement.

 

Enfin, en rapport avec les techniques de tolérance aux pannes, nous les explorons dans le cadre d’un projet qui vise à gérer l’effet des radiations sur l’électronique ainsi que dans le cadre d’un projet qui vise la réalisation par circuit intégré à l’échelle de la tranche (WSI) d’une technologie de prototypage rapide pour les systèmes électroniques complexes.

 

Applications

Dans le cadre de cet axe, nous explorons un ensemble d’applications.  Plusieurs de ces applications permettent d’explorer les méthodes de dimensionnement automatique des chemins de données.  Nous explorons les architectures possibles pour la mise en œuvre des systèmes de traitement vidéo. 

 

Nous travaillons aussi à la mise en œuvre de diverses classes de modules nécessaires pour la mise en œuvre de radios configurables, de processeurs réseau et de systèmes de traitement vidéo.

 

Un de nos projets important porte sur la conception d’un réseau de communication fiable pour la transmission des données critiques pour le domaine de l’aéronautique parrainé par Thales et Bombardier. Un autre projet parrainé par Ericsson porte sur la conception d’équipement réseau virtualisés.

 

Enfin, en collaboration avec Technocap, UQAM, UQO et plusieurs autres participants, nous élaborons une technologie d’intégration configurable pour les systèmes électroniques dans le cadre du projet DreamWafer.

 


 

ACTIVITÉS DU PROFESSEUR SAWAN

 

Le professeur Sawan dirige une équipe de recherche ayant des activités qui se diversifient selon les grandes priorités suivantes : la conception, la réalisation et le test des circuits intégrés analogiques, mixtes et à fréquences radio ; la conception des systèmes pour l'acquisition et le traitement de signal et d'image, l’assemblage et l’encapsulation de dispositifs électroniques ; le prototypage rapide se servant de circuits et systèmes reconfigurables. L'ensemble de ces priorités s'articule autour de deux objectifs essentiels soient la réalisation de modules et de systèmes complets dédiés à des applications industrielles variées tel que les télécommunications, et la mise en œuvre de dispositifs médicaux servant à la récupération des organes et/ou des fonctions chez les patients ayant perdu l'usage (ou n'ayant pas) de ces fonctions, plus particulièrement des micro stimulateurs et capteurs sensoriels implantables et non-implantables et des systèmes optiques et ultrasoniques portables.

 

En particulier, le professeur Sawan s’intéresse aux convertisseurs analogique à numérique (CAN): rapide, à haute précision et à très basses alimentation et consommation, aux filtres reconfigurables et à bande passante élevée, aux préamplificateurs à très faible niveau de bruit et à large bande passante et programmables, aux régulateurs de tension, aux PLL et FLL (Phase et Frequency Looked Loop).  Aussi, des nombreux autres circuits intégrés mixtes font l'objet de nos travaux de recherche dans le cadre des applications médicales : capteurs et micro stimulateurs, conversion optique – électrique, ultrasons, microélectrodes, techniques de mesures intégrés, etc.  Ajoutons que nous menons des travaux dans le domaine de communications sans fil, plus spécifiquement nous travaillons à la mise au point de systèmes complets, soient des mélangeurs, des MODEM, des amplificateurs de puissance, des liens électromagnétiques efficaces, etc.

 

Les systèmes dédiés à des applications médicales doivent être performants (dimensions réduites et à très basse consommation d'énergie), fiables et flexibles. Ces applications pluridisciplinaires regroupent des activités des différentes disciplines connexes en sciences et génie. Ceci implique des connaissances en physique, mécanique, chimie, biologie, biomatériaux, etc. Nous nous intéressons à mettre en œuvre un bon nombre de ces systèmes soient : un stimulateur implantable urinaire servant à contrôler les deux fonctions de la vessie (rétention et incontinence); un implant visuel dédié à la création d'une vision acceptable chez les non-voyants, un dispositif capteur de signaux neuronaux dans le but de mesurer le volume d'urine dans la vessie et de commander le mouvement des membres artificiels remplaçant des membres amputés. Nous recherchons une solution aux à l’apnée du sommeil chez les nourrissants et chez les adultes, etc. À titre d’exemple, nous proposons un cathéter ayant une paire d'électrodes et une paire de capteurs piézo-électriques pour évaluer les pressions et l'EMG aux niveaux de l'estomac et des poumons.  Nous poursuivons nos travaux sur les techniques de télémétrie pour la mesure de divers paramètres biologiques. Nous nous servons des techniques optiques dans le domaine de l’imagerie clinique basée sur la spectrométrie proche infra-rouge. Aussi, nous nous intéressons à la réalisation des systèmes ultrasoniques portables. De plus, nous ferons des travaux dans le domaine de laboratoire sur puce pour mettre au point des outils de diagnostique cellulaire.

 

Titulaire d’une Chaire de recherche du Canada sur les dispositifs médicaux intelligents, professeur Sawan est membre de plusieurs comités d’organisation et de programme de conférences nationales et internationales. Fondateur de la conférence internationale IEEE-NEWCAS, fondateur du Laboratoire de neurotechnologies Polystim et directeur du regroupement stratégique en microélectronique du Québec (ReSMiQ), éditeur et co-éditeurs de plusieurs revues internationales et membre de «Board of Governors» de la société circuits et systèmes de IEEE, élu «Distinguished Lecturer» de la société Solid-State Circuits de IEEE pour 2011-2012. Professeur Sawan est Fellow de l’académie Canadienne de génie, Fellow des instituts canadiens des ingénieurs, Fellow de IEEE et Officier de l’ordre nationale de Québec.

 

Pour plus de détails sur les différents travaux cités ci-dessus, le lecteur est invité à lire les descriptions des projets d'étudiants dans ce rapport et à consulter notre site web au http://www.polystim.ca


ÉTUDIANTS AUX CYCLES SUPÉRIEURS

 

Étudiants aux cycles supérieurs qui ont effectué des recherches associées au GR2M durant la période couverte par ce rapport:

 

Nom de l'étudiant

Diplôme en cours

Directeur

Codirecteur

Akbarniai Tehrani  Mona

Ph.D.

Y. Savaria

Jean-Jacques Laurin

Allard Bernier, Jessica

M.Sc.A.

G. Bois

 

Ameri, Marzieh

M.Sc.A.

M. Sawan

 

Ben Cheikh, Taieb Lamine

Ph.D.

G. Nicolescu

 

Bendali, Abdelhalim

Ph.D.

Y. Audet

C. Akyel

Benhammadi, Seddik

M.Sc.A.

Y. Audet

V. Diaconu

Blouin, Frédéric

M.Sc.A.

P. Langlois

G.A. Bilodeau

Charasse, Sylvain

M.Sc.A.

Y. Savaria

 

Chevalier, Axelle

M.Sc.A.

M. Sawan

Y, Kestens

Daigneault, Marc-André

Ph.D.

J.-P. David

 

Drolet, Jonathan

M.Sc.A.

M. Sawan

 

Farah, Rana

Ph.D.

P. Langlois

G.A. Bilodeau

Fomekong Dongmo, Armand

M.Sc.A.

J.-J. Brault

 

Fourmigue, Alain

Ph.D.

G. Nicolescu

 

Gan, Qifeng

Ph.D.

P. Langlois

Y. Savaria

Ghane-Motlagh, Bahareh

Ph.D

M. Sawan

 

Ghannoum, Anthony

M.Sc.A.

M. Sawan

 

Gholamzadeh, Bahared

M.Sc.A.

M. Sawan

 

Gil, Diana

M.Sc.A.

P. Langlois

Y. Savaria

Guérard, Hubert

M.Sc.A.

G. Bois

 

Guillemot, Mikael

M.Sc.A.

Y. Savaria

 

Hachani, Ahmed

M.Sc.A.

M. Sawan

 

Hached, Sami

Ph.D.

M. Sawan

 

Hamie, Ali 

M.Sc.A.

M. Sawan

 

Hasanuzzaman, Md

Ph.D.

M. Sawan

 

Hawi, Firas

M.Sc.A.

M. Sawan

 

Hussain, Wasim

Ph.D.

Y. Savaria

 

Kamrani, Ehsan

Ph.D.

M. Sawan

 

Karimian-Sichany, Masood

M.Sc.A.

M. Sawan

 

Kassab, Amal

M.Sc.A.

M. Sawan

 

Keita, Abdoul-Kader

M.Sc.A.

P. Langlois

 

Keklikian, Thalie Léna

M.Sc.A.

Y. Savaria

 

Koubaa, Zied

M.Sc.A.

M. Sawan

 

Kowarzyk Moreno, Gilbert

Ph.D.

Y. Savaria

D. Haccoun

Krouchev, Nedialko

Ph.D.

M. Sawan

A. Vinet

Laflamme-Mayer, Nicolas

Ph.D.

M. Sawan

Y. Blaquière

Larbanet, Adrien

M.Sc.A.

J.-P. David

 

Legault, Vincent

M.Sc.A.

G. Bois

 

Le Lan, Jérôme

M.Sc.A.

M. Sawan

 

Lepercq, Étienne

Ph.D.

Y. Savaria

 

Lerebours Jonas

M.Sc.A.

P. David

 

Li, Meng

Ph.D.

Y. Savaria

G. Zhu

Li, Nan

Ph.D..

M. Sawan

 

Massicotte, Geneviève

M.Sc.A.

M.Sawan

 

Mehri Dehnavi. Marzieh i

M.Sc.A.

Y. Audet

G. Gagnon

Mendez, Arnaldo

Ph.D.

M. Sawan

 

Miled, Mohamed Amine

Ph.D.

M. Sawan

 

Mirzaei, Marjan

M.Sc.A.

M. Sawan

 

Monteiro, Fellipe

M.Sc.A.

G. Bois

 

Moradi, Arash

Ph.D.

M. Sawan

 

Mounaim, Fayçal

Ph.D..

M. Sawan

 

Mouret, Geoffroy

M.Sc.A.

J.-J. Brault

 

Nabovati Khormazard, Ghazal

Ph.D.

M. Sawan

 

Najapour-Foroushani, Armin

M.Sc.A.

J.-J. Brault

 

Navabzadeh, Nazila

M.Sc.A.

J.-J. Brault

 

Ould Bachir, Tarek

Ph.D.

J.-P. David

J. Mahseredjian

Pons Jean-François

M.Sc.A.

J.-J, Brault

 

Robati Tiyam

Ph.D.

Y. Savaria

 

Rogers-Vallée, Michel

M.Sc.A.

G. Bois

 

Salam Tariqus, Mohammad

Ph.D.

M. Sawan

 

Savard, Julien

M.Sc.A.

G. Bois

 

Sharafi, Azadeh

Ph.D.

S. Martel

 

Siadjine Njinowa, Marcel

Ph.D.

H.T. Bui

F. R. Boyer

Simard, Guillaume

M.Sc.A.

M. Sawan

D. Massicotte

Stimpfling Thibault

M.Sc.A.

M. Savaria

 

Taboubi, Mohamed

M.Sc.A.

P. Langlois

C. Morency

Tremblay, José-Philippe

Ph.D..

Y. Savaria

 

Trentin Davide

M.Sc.A.

M. Savaria

 

Trigui, Aref

M.Sc.A.

M. Sawan

 

Vakili, Shervin

Ph.D

P. Langlois

G. Bois

Watson, Meghan Chelsea

Ph.D.

M.Sawan

E. Cook

Zgaren, Mohamed

Ph.D.

M. Sawan

 

Zhang, Kai

Ph.D.

Y. Audet

 

Zheng, Yushan

Ph.D.

M. Sawan

 

 

ÉTUDIANTS NOUVELLEMENT INSCRITS

 

Nom de l'étudiant

Diplôme en cours

Directeur

Codirecteur

Arfaoui, Nadia

M.Sc.A.

M. Sawan

 

Bany Hamad, Ghaith

Ph.D.

Y. Savaria

 

Berrima, Safa

M.Sc.A.

Y. Savaria

Y. Blaquière

Champagne, Pierre-Olivier

M.Sc.A.

M. Sawan

E. Ghafar-Zadeh

Dehbozorgi, Mahya

M.Sc.A.

M. Sawan

P. Pouliot

Ly, My Sandra

M.Sc.A.

M. Sawan

 

Rivard-Girard, Simon

M.Sc.A.

G. Bois

 

Wang, Yiqiu

M.Sc.A.

M. Sawan

 


TITRES DES PROJETS ET DIPLÔMES EN COURS DE CHAQUE ÉTUDIANT

Cette section contient une liste de projets avec le nom des personnes concernées.  Plus de détails sur chacun des projets se trouvent dans les descriptions individuelles des étudiants chercheurs.

 

Akbarniai Tehrani M.

Ph.D.

Conception de systèmes de calibration et traitement de signaux pour réseaux d’antennes radar météorologiques.

Allard Bernier, J.,

M.Sc.A.

Méthode de reconfiguration dynamique pour un réseau sur puce tolérant aux fautes.

Ameri, Marzieh

M.Sc.A.

Geiger mode front-end circuitry for an Avalanche Photodiode.

Ben Cheikh, T.L.

Ph.D.

Approche multiprocesseur pour l’optimisation des applications biomédicales.

Bendali, A.

Ph.D.

Conception et caractérisation de circuits intégrés CMOS de haute performance pour applications aux interconnexions photoniques.

Benhammadi, S.

M.Sc.A

Réalisation d’un capteur d’image combiné à la spectroscopie de réflexion pour l’analyse non invasive et in vivo du sang rétinal.

Blouin, F.

M.Sc.A.

Conception d’un système de vision par ordinateur pour la détection automatique d’inventaire médical.

Charasse, S.

M.S.A.

Test et débogage des circuits intégrés sur WaferBoardTM avec le standard IEEE 1500 embarqué sur FPGA.

Chevalier, A.,

M.Sc.A.

Contribution à la mise en œuvre d'une plate-forme multi-capteur pour le monitoring du positionnement géographique et des signaux physiologiques.

Daigneault, M.-A.

Ph.D.

Synthèse et description de circuits numériques au niveau des transferts synchronisés par les données.

Drolet, J.

M.Sc.A.

Circuits numériques intracorticaux pou la détection automatisée des potentiels d’action.

Farah, R.

Ph.D.

Des outils de vision informatique pour la surveillance des rongeurs.

Fomekong Dongmo. A.

M.Sc.A.

Apprentissage machine d’un réservoir adaptable de transformations dynamiques embarqué dans un animât primitif.

Fourmigue, A.

Ph.D.

Modélisation au niveau système des architectures tridimensionnelles (3D) de systèmes multiprocesseurs sur puce (MPSoC).

Gan, Q.

Ph.D.

Conception et implémentation efficace des filtres de particules sur le processeur à jeux d’instructions spécialisés.

Ghane-Motlagh, B.

Ph.D.

Conception et réalisation d’une matrice de microélectrodes à haute densité pour des applications d’interfaces cerveau-machine.

Ghannoum, A.

M.Sc.A.

Module de reconnaissance d’objets dédié à un stimulateur visuel cortical.

Gholam-Zadeh, B.

M.Sc.A.

Conception et fabrication d’un réseau de biocapteurs pour la mesure de la force cellulaire.

Gil, D.

M.Sc.A.

Processeurs embarqués pour reproduction de tons en temps réel.

Guérard, H.

M.Sc.A.

Intégration d’un modèle de réseau sur puce dans un flôt de conception de niveau système.

Guillemot, M.

M.Sc.A.

Conception d’un logiciel de contrôle pour le système de prototypage DreamWafer.

Hachani, A.

M.Sc.A.

Prototype d’un stimulateur multi canal flexible dédié aux applications interfaces cerveau-machines.

Hached, S.

Ph.D.

Sphincter artificiel commandé et alimenté en énergie sans fil.

Hamie, A, 

M.Sc.A

Prototype d’une micro pompe implantable dédiée à l’injection des médicaments épilepsie.

Hasanuzzaman, M.

Ph.D.

Un système implantable hautement flexible de faible puissance dédié à la microstimulation intracorticale visuelle.

Hawi, F.

M.Sc.A.

Conception et implémentation d’un système de stéréoscopie passive dédié au traitement d’image 3D.

Hussain, W.

M.Sc.A.

Fournir des liens bidirectionnels et une capacité de communication analogique en WaferBoard™.

Kamrani, E.

Ph.D.

Concevoir un fonctionnement intégré Near Infra-Red Spectroscopy (INIRS) pour l’imagerie cérébrale en temps réel.

Karimian-Sichany, M.

M.Sc.A.

Convertisseur numérique-analogique (DAC) dédié à générateur de signaux sinus pour les applications avioniques.

Kassab, A.,

M.Sc.A.

Conception de casque NIRS / EEG pour surveiller les activités cérébrales.

Keita, A.K.

M.Sc.A.

Énumération efficace de sous-graphes convexes sous contraintes architecturales.

Keklikian, T.L.

M.Sc.A.

Comportement d’un algorithme de Page Rank sur un processeur graphique visant la faible consommation électrique.

Koubaa, Z.,

M.Sc.A.

Élaboration d’un chemin d’acquisition de données à haute résolution et faible latence, dédié aux applications avioniques.

Kowarzyk Moreno, G.

Ph.D.

Développement d’algorithmes de recherche implicitement-exhaustif et de codes convolutionnels doublement orthogonaux parallèle pour plateforme de calcul à haute performance.

Krouchev, N.

Ph.D.

Microstimulation optimale du tissu nerveux - des modèles aux dispositifs.

Laflamme-Mayer, N.

Ph.D.

Conception et mise en œuvre d'un réseau plots configurables multifonctions analogiques et numériques combiné à un réseau de distribution de puissance double rails d'alimentation destinés à une plateforme de prototypage à l'échelle de la tranche de silicium.

Larbanet, A.

M.Sc.A.

Segmentation de fichiers vidéo pour augmenter l’originalité des signatures extraites par l’algorithme de max-Hasting.

Legault, V.

M.Sc.A.

Étude de faisabilité sur la conception d’un engin graphique haute performance dans un contexte d’avionique certifiable.

Le Lan, J.

M.Sc.A.

Développement d’un prototype d’imagerie cérébrale multi canal et portable par spectroscopie proche-infrarouge et électroencéphalographie.

Lepercq, É.

Ph.D.

Algorithme de routage pour l’utilisation et la mise au point d’une plateforme de prototypage rapide pour les systèmes électroniques: Le WaferBoardTM.

Lerebours J.

M.Sc.A

Repérage de contenu numérique à haute vitesse optimisé sur plateforme GPGPU

Li, M.

Ph.D.

Amélioration de la tolérance aux pannes et redondance de gestion dans les AFDX réseaux essentiels à la sécurité.

Li, N.

Ph.D.

Système de compression de signaux neuronaux avec la technologie de détection des pointes en CMOS et théorie de l’acquisition comprimée.

Massicotte, G.

M.Sc.A.

Potentiostat intégré à  basse consommation et dédié à un laboratoire-sur-puce pour la détection et quantification de neurotransmetteurs.

Mehri Dehnavi, M.

M.Sc.A.

Circuit analogique pour la compensation du courant de noirceur des capteurs d’image CMOS.

Mendez, A.

Ph.D.

Méthode efficace pour le monitorage du volume de la vessie chez les patients paraplégiques.

Miled, M. A.

Ph.D.

Laboratoire sur puce implantable au cerveau dédié à la détection et à la séparation des neurotransmetteurs.

Mirzaei, Marjan

M.Sc.A

Conception et fabrication d'un dispositif implantable pour la détection de foyers épileptiques.

Monteiro, P.

M.Sc.A

Automatisation du processus de caractérisation de la consommation de puissance pour l’estimation au niveau modèle transactionnel.

Moradi, A.

Ph.D.

Émetteur de faible puissance et haut débit de données dédié aux microsystèmes biomédicaux implantables.

Mounaim, F.

Ph.D.

Neurostimulateur hautement intégré et nouvelle stratégie de stimulation pour améliorer la miction chez les paraplégiques.

Mouret, G.

M.Sc.A.

Approche statistique de l’économie d’énergie pour animât.

Nabovati Khormazard, G.

Ph.D.

Biocapteur sur puce implantable pour la surveillance de la taille de tumeurs.

Najapour-Foroushani, A.

M.Sc.A.

Performance des systèmes basés sur le classificateur dégradé XCS avec opérateur de précision dans les problèmes d’animât.

Navabzadeh, Nazila

M.Sc.A.

 

Ould Bachir, T.

Ph.D.

Opérateurs et engins de calcul en virgule flottante et applications à la simulation des systèmes électriques sur FPGA.

Pons, J-F

M.Sc.A

Conception d'une plateforme d'animât à basse consommation de puissance utilisant des composants en logique asynchrone.

Robati T.

Ph.D.

Le support matériel pour routeur virtuel (routeur d’agrégation) à haute vitesse.

Rogers-Vallée, M.

M.Sc.A.

Une méthode d’estimation de la consommation de puissance pour systèmes sur puce reprogrammable.

Salam, M. T.,

Ph.D.

Microsystème biomédical implantable pour le traitement de l’épilepsie.

Savard, J.

M.Sc.A.

Exploration d’une procédure de simulation native de système IMA avec une application avionique graphique.

Sharafi, A.

Ph.D.

Conception et mise en œuvre d'un micro-capteur non attaché pour la détection de tumeur du sein précoce.

Siadjine Njinowa, M.

Ph.D.

Conception d’un transmetteur de faible consommation de puissance et applications dans les réseaux WBAN.

Simard, G.

Ph.D.

Télémétrie à très haut débit pour des implants biomédicaux dédiés à l’enregistrement neuronal.

Stimpfling T.

M.Sc.A.

Optimisation d'un algorithme de classification de paquets dans le contexte d'Open Flow en vue d'une implémentation matérielle.

Taboubi, M.

M.Sc.A.

Techniques de localisation des terminaux mobiles dans les environnements indoor.

Tremblay, J.-P.

Ph.D.

Caractérisation de la fiabilité d’un réseau de transducteurs dans le domaine avionique.

Trentin, D.

M.Sc.A.

Étude et implémentation d’un système de communication avionique.

Trigui, A.

M.Sc.A.

Asservissement de l'énergie inductive transmise aux implants électroniques.

Vakili, S.

Ph.D

Optimisation de la largeur d'unités fonctionnelles et de chemins des données de processeurs configurables pour le traitement vidéo.

Watson, M. C .

Ph.D.

Optimisation des paramètres de micro-stimulation intra-corticale pour implants visuels.

Zgaren, M.

Ph.D.

Récepteur sans fil à ultra basse puissance en bande ISM 915 MHz dédié à des dispositifs médicaux.

Zhang, K.

Ph.D.

Spectromètre en technologie CMOS basé sur le phénomène d’absorption du rayonnement électromagnétique.

Zheng, Y.

Ph.D.

Laboratoire sur puce pour la manipulation de particules biologiques par champ magnétique.


DESCRIPTION DÉTAILLÉE DES PROJETS D'ÉTUDIANTS

 

 

AKBARNIAI TEHRANI Mona

DIPLÔME: Ph.D.

 

TITRE:

 

Conception de systèmes de calibration et traitement de signaux pour réseaux d’antennes radar météorologiques.

 

RÉSUMÉ:

 

Le but de ce projet est l'amélioration de la performance des réseaux d'antennes utilisés dans les radars météorologiques. Les performances du réseau d'antennes sont grandement affectées par des erreurs telles que les changements environnementaux et les imperfections de fabrication. Cette recherche vise à mesurer, modéliser et compenser les erreurs mentionnées ci-dessus ainsi que l'amélioration de la performance et de la résolution d'antennes en utilisant des procédés de traitement de signaux.

 

PROBLÉMATIQUE:

 

Certaines sources d’imperfections dans les réseaux d'antennes ne peuvent pas être complètement éliminées lors du processus de conception des antennes. De plus, lors de l'utilisation d'antennes à balayage de fréquences pour construire un radar à balayage, la “largeur du faisceau” du faisceau principal peut être plus large que désiré pour une application radar typique. Il en résulte une résolution angulaire insuffisante. Par conséquent, des algorithmes de traitement du signal pour la compensation d'erreur et l'amélioration de la résolution angulaire doivent être utilisés.

 

MÉTHODOLOGIE:

 

Pour la première partie de projet, une revue de littérature sur les méthodes de calibration est faite et ensuite certains des algorithmes qui sont les plus souvent utilisées sont implémentés dans Matlab pour réaliser un modèle complet d'un système réel. La calibration se fait par l'adaptation du diagramme de rayonnement réel reçu à partir desémetteurs dans des positions prédéterminées pour le faire correspondre le mieux possible au motif idéal attendu (c'est-à-dire en l'absence d'imperfections). Cette partie du projet est terminée.

 

Pour la deuxième partie du projet, après la revue de la littérature sur les méthodes disponibles pour amélioration de la résolution des antennes, une nouvelle méthode est présentée. Dans ce projet des antennes à balayage de fréquences sont utilisées. Certaines propriétés spéciales, comme la relation non linéaire entre l'angle de pointage du radar et la fréquence des signaux transmis, sont utilisées dans la méthode proposée. Cette méthode est basée sur l'intégration des signaux d'écho dans l'analyse.

 

RÉSULTATS:

 

Les modèles étudiés ont été testés au cours de plusieurs expériences en appliquant un modèle réaliste et aussi les données réelles acquises à partir d'une antenne réseau. La performance des algorithmes proposés correspond bien aux résultats attendus. Dans la prochaine étape, la méthode proposée sera implémenté sur une plate-forme numérique.


 

ALLARD-BERNIER, Jessica

DIPLÔME : M.Sc.A.

 

 

TITRE:

 

Méthode de reconfiguration dynamique pour un réseau sur puce tolérant aux fautes.

 

RÉSUMÉ:

 

Le but ultime du projet est de proposer une méthode de tolérance aux fautes intégrées à un réseau-sur-puce, ici le Rotator-on-Chip (RoC), permettant une reconfiguration dynamique du réseau pour compenser les défaillances possibles.  Le tout sera exécuté sur FPGA.  Pour ce faire, il y aura différentes phases dont une implémentation logicielle, une intégration matérielle et l’élaboration d’un environnement de test avec injection de fautes sur FPGA.

 

PROBLÉMATIQUE:

 

Les systèmes intégrés sont de plus en plus utilisés dans le but d’optimiser des applications dédiées, nous n’avons qu’à penser aux téléphones cellulaires ou aux lecteurs MP3.  Cependant, ils augmentent également en complexité dans le but de remplir plus de fonctionnalités avec toujours moins de ressources.  Deux principaux axes sont analysés dans le but d’optimiser les systèmes: les traitements de calcul et les communications.  En solution du deuxième axe, l’utilisation des réseaux-sur-puce est proposée puisque leur rôle est d’interconnecter plusieurs ressources sans dégrader le débit de données.  Diverses topologies de réseaux-sur-puce ont été développées ces dernières années notamment en se basant sur celle de la maille et de l’anneau qui restent des paradigmes dans le monde des réseaux.  C’est cette dernière qui sera étudiée plus en détails dans ce projet.

 

Tous les réseaux sur puces ont des caractéristiques propres à eux qui les rendent plus attrayants dans certains domaines, notamment le nombre de ressources supportées, la rapidité des communications, etc.  Bien que le débit soit une des métriques les plus importantes, il ne faut pas non plus oublier la fiabilité du transit des données.  C’est pourquoi de plus en plus de réseaux sur puce sont développés dans une optique de tolérance aux fautes.

 

MÉTHODOLOGIE:

 

  • Évaluation et analyse des techniques existantes

 

·         Élaboration des bases comparatives

 

·         Développement du modèle

 

·         Simulations et comparaisons

 

RÉSULTATS:

 

Pour être en mesure  de développerla méthode de tolérance aux fautes la plus efficace, il a fallu évaluer quelle méthode de gestion s’avérait la plus performante, soit celle implémentée au niveau logiciel ou celle intégrée directement au RoC de façon matérielle.

 

La méthode intégrée au niveau matériel, qui utilise le bit de parité comme mécanisme de détection et la reconfiguration instantanée des canaux suite à la détection d’une faute, s’avère être la plus performante.  Elle assure une détection sur la totalité de la largeur du chemin de données en plus de prendre en charge les fautes transitoires, ce qui permet d’obtenir le plus bas taux en termes de RPER (Residual Packet Error Rate). Également, elle ne nécessite aucun coût en temps, car la vérification se fait parallèelement à l’exécution de l’application. Par contre, elle nécessite plus de ressources matérielles que la technique de prévention gérée au niveau logiciel.


 

AMERI, Marzieh                                                                                                                               DIPLÔME: M.Sc.A.

TITRE:

Geiger mode front-end circuitry for an Avalanche Photodiode

 

RÉSUMÉ:

Le photo-capteur du casque de la spectroscopie proche infrarouge portable (portable near infrared spectroscopy (NIRS)) est choisi comme une photodiode à avalanche (APD) en raison de son signal photo-généré et amplifié par multiplication avalanche dans la région proche infrarouge. En fonction de l'amplitude de la tension de polarisation inverse et en respectant la tension de claquage, les photodiodes à avalanche (APD) peuvent fonctionner selon deux modes linéaires (proportionnels) et Geiger (comptage de photon unique). Cependant, le fonctionnement en mode linéaire pour les photodiodes à avalanche (APD) implique un gain réalisable bas, et donc pas suffisamment de sensibilité pour détecter des photons uniques. Forcer le fonctionnement dans le mode Geiger, qui est nécessaire pour la détection de photons, implique cependant l'utilisation d'un circuit de refroidissement et de réinitialisation (Quench-Reset). Dans ce dernier mode, les impulsions, se produisant à la suite de la détection de photons, portent des informations importantes, et pouvoir les compter est donc cruciale. Ici, soit on fixe une certaine durée pour un intervalle de temps de comptage, soit on mesure l'intervalle de temps entre deux impulsions détectées conséquemment. Pour avoir un appareil NIRS portable et de faible puissance avec des performances optimisées, il est avantageux d’implémenter le circuit autant que possible avec des processus intégrés. L'utilisation de la technologie CMOS standard offre des chances d'améliorer l'intégration de tous les composants du circuit, c’est aussi moins couteux et plus facile.

 

PROBLÉMATIQUE:

Intégrer le circuit «front-end» pour photodiodes à avalanche en mode Geiger tout en minimisant la consommation d'énergie et maximisant le taux de comptage de photons pour des applications à basse tension, constituent l'exigence du projet.

Le système conçu doit contrôler l'effet de la température sur la performance des photodiodes à avalanche (APD)

 

MÉTHODOLOGIE:

En raison de la nécessité d'un arrêt extérieur et la réduction rapide de la tension de polarisation, le circuit de refroidissement et réinitialisation (quench-reset) doit être employé. L'idée est de garder la photodiode à avalanche (APD) dans un état extrêmement sensible, c’est-à-dire, quelques volts au-dessus de la tension de claquage, par conséquent, en absorbant un photon et en déclenchant une avalanche, une énorme augmentation du courant en sortie se produit, et donc sa tension de cathode serait augmenté. À ce stade, le circuit de refroidissement et réinitialisation (quench-reset) doit être actif pour éteindre l'avalanche et ramener l’APD à un état sensible. Lorsque ceci se produit, le courant devient proche de zéro, et la tension revient lentement à sa valeur précédente.

 

Le système est activé par la détection du bord d'attaque de la forme d'onde de la tension qui apparait à la cathode de la tension de cathode de tension de l’APD qui résulte du courant d'avalanche. La sortie du bloc de refroidissement est numérisée et envoyée au compteur pour compléter le système de détection de photons, en mesurant l’intervalle de temps entre des impulsions successives. Dès que l'impulsion est générée, l'APD devrait être prête à recevoir les nouveaux photons qui arrivent. C’est à ce moment que le bloc de réinitialisation peut être utilisé pour ramener la tension de l'APD au niveau sensible d’origine en générant un «enable pulse» et en activant un interrupteur dans le bloc de refroidissement.

 

Le système de commande conçu avec FPGA contrôle l'effet de la température sur le gain, comptage sombre, tension de claquage et après-pulsation, et surveille la performance de l'APD à travers le rapport signal-à-bruit et l'efficacité quantique.

 

RÉSULTATS:

Nous proposons un système de détection de photons rapide et à basse tension, y compris le circuit de refroidissement et de réinitialisation actif avec un temps de relâche commandable dans la plage de 4ns à 2μs avec un temps mort minimum de 8ns. Le circuit proposé force l’APD à fonctionner en mode Geiger pour la détection de photons uniques. Le circuit s’adapte bien avec les applications à basse tension, et sa consommation d'énergie est faible. En outre, le design bénéficie des avantages de la technologie CMOS de la norme 180 nm des circuits intégrés.



BEN CHEIKH, Taieb Lamine

DIPLÔME: Ph.D.

 

TITRE:

 

Approche multiprocesseur pour l’optimisation des applications biomédicales.

 

RÉSUMÉ:

 

L’imagerie biomédicale prend beaucoup d’essor dans le domaine du traitement numérique d’images grâce à la numérisation et à la vidéo assistance.  Dans cette optique, plusieurs efforts ont été observés dans le développement d’algorithmes poussés pour produire des résultats satisfaisants aux besoins des médecins.  Le problème de la majorité de ces algorithmes est qu’ils sont restés au niveau théorique et leur implémentation n’a pas été encore définie afin de satisfaire les contraintes de temps réel.  Afin de concrétiser ces efforts sur le plan pratique, nous cherchons à assurer une implémentation adéquate de certains de ces algorithmes déjà développés en Matlab (langage interprétable) par le laboratoire de recherche LIV4D à l’École Polytechnique de Montréal.  L’application visée est un système à réalité augmentée pour la chirurgie minimalement invasive.

 

PROBLÉMATIQUE:

 

Après l’étude de l’algorithme de l’application écrite en MATLAB, nous avons remarqué qu’il présente en partie des points communs avec les algorithmes de traitement d’images classiques en termes de structures de données de grandes tailles avec des formes régulières : matrice, tableau et traitement identiques sur les parties de ces structures de données.  Ces points favorisent la parallélisation de l’application en question en proposant comme architecture d’implémentation une plate forme multiprocesseur.  En plus de ces points communs, cette application présente certaines particularités telles que l’emploi intensif du contrôle et l’aspect dynamique du traitement.  Ce qui complique davantage la tâche de la parallélisation.  Compte tenu de ces particularités nous proposons une architecture multiprocesseur hétérogène combinant plusieurs types de processeurs (CPUs et GPUs).

 

MÉTHODOLOGIE:

 

Afin de faciliter la programmation de cette architecture multiprocesseur hétérogène, notre objectif est de proposer un environnement de programmation spécifique.  Cet environnement doit être efficace, flexible et complet.  Pour se faire, nous avons suivi une démarche basée sur un ensemble d'étapes : Comme première étape, nous avons réécrit le code en C (langage compilable) pour accélérer son exécution d’une part et favoriser, d’autre part, son instrumentation et son implémentation vu l’existence d’outils et de compilateurs adaptés pour le C.  Ensuite, nous avons profilé le code en détail et observé la dynamique des données durant l’exécution.  Ceci nous a donné l'idée de simplifier les structures de données en réduisant leurs tailles pour ne garder que les parties de données utiles pour le traitement.

 

RÉSULTATS:

 

Cette étape a permis d’améliorer le temps d’exécution du code séquentiel et d’optimiser la taille mémoire pour les données.  Les premiers résultats ont été très encourageants qui avaient atteint pour une première image avec 55 contours une accélération de 212x par rapport à une implémentation en MATLAB et pour une image de 177 contours, une accélération de 505x.

Malgré cette accélération considérable, nous n’avons pas réussi à atteindre le temps réel avec une exécution séquentielle du programme, d'où le besoin de la parallélisation.

Comme deuxième étape, nous avons proposé une version parallèle du programme optimisé et nous avons implémenté cette version à l'aide du modèle de programmation parallèle OpenMP.  L'expérimentation s'était faite sur un processeur multicore à 4 cœurs.  Cette version a atteint une accélération de 2.74x pour une image de 55 contours et 3.08x pour une image de 177 contours.  Cette accélération reste à optimiser et afin de tirer profit du parallélisme présent dans l'application, nous visons dans la prochaine étape d'implémenter le programme sur une architecture combinant des processeurs graphiques avec CUDA et des multicore avec OpenMP.


BENDALI, Abdelhalim

DIPLÔME: Ph.D.

 

 

 

TITRE:

 

Conception et caractérisation de circuits intégrés CMOS de haute performance pour applications aux interconnexions photoniques.

 

 

RÉSUMÉ:

 

Dans ce projet, nous proposons d’utiliser le procédé CMOS standard pour la fabrication de capteurs d’image couleur (ClC) sans utiliser de filtres nécessaires pour séparer les couleurs primaires ou réseau de filtres de couleur (RFC).  L’objectif majeur, visé par cette technique, est de réduire, d’une part, les dimensions du pixel couleur pour une plus haute résolution des caméras numériques et, d’autre part, contribuer à améliorer la sensibilité des ClC.

 

 

PROBLÉMATIQUE:

 

Aujourd’hui, les cameras numériques (CN) sont devenues les principaux dispositifs de capture d’image.  Par leur capacité d’intégrer de nouvelles fonctionnalités, grâce notamment au traitement numérique d’image, les CN ont remplacé les procédés traditionnels de capture d’image basés sur les pellicules photosensibles.  La tendance actuelle s’oriente plus vers les capteurs d’image utilisant le procédé CMOS qu’aux procédés basés sur les capteurs à couplage de charge (CCD).  En utilisant la technologie CMOS, on peut intégrer sur une même puce la capture et le traitement de l’image, ce qui réduit à la fois la puissance consommée et le coût.  Cependant un compromis est à respecter entre le coût et la performance: les détecteurs d’image CMOS sont moins performants que ceux en CCD dû principalement au bruit et la non-uniformité.

Chaque capteur d’image couleur utilise typiquement un RFC pour la reconstitution de la couleur.  Un RFC est constitué de filtres de lumière de différents spectres de transmission (typiquement dans le rouge, le vert et le bleu) et disposés côte à côte.  Malgré que le RFC est la solution la plus adoptée sur le marché, elle a, néanmoins, le désavantage d’absorber une partie de l’énergie lumineuse incidente à la surface: ce qui ce traduit par une réduction de la sensibilité et l’utilisation d’algorithme d’interpolation spatiale afin de restituer la couleur.  De plus, il engendre un coût supplémentaire dû aux étapes de fabrication additionnelles rajoutées au CMOS standard.  Afin de palier à ces inconvénients, nous proposons  des CIC sans RFC.

 

 

MÉTHODOLOGIE:

 

Après avoir développé un premier modèle analytique du CIC, nous avons intégré sur une puce une matrice de CIC, composé de 120 lignes et 90 colonnes, ainsi que les blocks de traitement du signal.  Grâce à des registres à décalage, cadencé par une horloge externe, on balaie la matrice pixel par pixel.  Le conditionnement du signal capté par le pixel sélectionné consiste en une conversion lumière-voltage suivie d’une amplification.  Un système expérimental de contrôle et de mesure est développé afin de caractériser les différentes variantes du pixel proposé.  Les puces que nous avons conçues sont fabriquées avec la technologie AMS 0.35µm.

 

 

RÉSULTATS:

 

Nous avons obtenu des résultats prometteurs quant au principe de fonctionnement des pixels : nous avons pu démontrer que, selon la géométrie proposée il est possible de récolter l’information de couleur.  Cependant, des améliorations restent à apporter au pixel pour plus de performance.  Nous avons aussi développé un circuit source de courant performant permettant de réduire l’impact des variations d’alimentation sur la matrice de CIC.



BENHAMMADI, Seddik

DIPLÔME: M.Sc.A.

 

 

TITRE :

Réalisation d’un capteur d’image combiné à la spectroscopie de réflexion pour l’analyse non invasive et in vivo du sang rétinal

 

RÉSUMÉ :

 

Dans ce projet, on propose une nouvelle technique de diagnostic de sang non invasive, la technique consiste à combiner la spectroscopie de réflexion avec un capteur d’image.

La conception du capteur d’image doit prendre en compte certains défis pour intégrer la spectroscopie: sa structure doit s’adapter afin de permettre la présence d’une petite ouverture à son dos et au centre laissant la lumière la traverser. La spectroscopie quand à elle emploi une fibre optique de 50 micromètres de diamètre et doit atteindre la première couche d’oxyde de silicium du capteur d’image. Par conséquent un travail de micro-fabrication au niveau de la face arrière du capteur d’image s’ajoute.

 

 

PROBLÉMATIQUE :

 

L’objectif principal de ce projet est de concevoir et réaliser un prototype de capteur d’image combiné adapté pour l’insertion d’une fibre optique.

 

Pour arriver à cela il faut:

 

Ø  Adapter l’adressage de chaque pixel à la structure modifiée du capteur d’image due à la présence d'une fibre optique.

Ø  Développer une technique de gravure profonde au silicium du capteur d’image pour permettre d’insérer une fibre optique d’un rayon de 40 micromètres.

Ø  Proposer un circuit électronique pour la reconstitution de l’image.

 

MÉTHODOLOGIE :

 

Phase 1 : Conception du circuit intégré : capteur d’image

 

Phase2 : Gravure profonde du silicium

 

Phase 3 : Reconstitution d’image

 

Phase 4 : Expérimentation

 

RÉSULTATS :

 

Les résultats expérimentaux du circuit intégré sont concluants, la reconstitution d’image est réussie, la gravure profonde est aussi effectuée mais présente des contraintes sur l’électronique.

 


 

BLOUIN, Frédéric,                                                                                            DIPLÔME: M.Sc.A

 

TITRE:

 

Conception d’un système de vision par ordinateur pour la détection automatique d’inventaire médical.

 

RÉSUMÉ:

 

Ce projet de vision artificielle vise à faire le suivi de l'inventaire médical utilisé par le personnel infirmier. À l'aide d'une caméra placée au plafond, le système tente de reconnaitre les compartiments de différents tiroirs et d'en évaluer leurs contenus.

 

PROBLÉMATIQUE:

 

La gestion d'inventaire dans les hôpitaux constitue un problème de logistique important. Plusieurs systèmes de gestion, déjà en place aujourd'hui, tentent de faire un suivi des différents items utilisés par le personnel infirmier. Cependant, ces solutions comportent certains problèmes et ne sont pas utilisées  adéquatement par le personnel. Par exemple, une solution élaborée par l'entreprise  Logi-D fait l’usage d'un système de puces RFID afin d'identifier chaque item à commander. Le problème de ce système est que les puces ne sont pas toujours déplacées correctement par le personnel et des erreurs de manipulation peuvent facilement survenir, surtout dans les départements de soins d'urgence.

 

Le but du projet consiste donc à améliorer ce système de gestion d'inventaire en le remplaçant par un système de surveillance d'inventaire avec caméra. Un tel système de vision artificielle permettrait de repérer automatiquement les items manquants à l'inventaire.

 

La détection automatique de l’inventaire par un système informatique nécessite de créer un logiciel capable de faire cette détection. Plusieurs algorithmes sont possibles pour faire l’analyse d’images vidéo, mais une identification des algorithmes les plus appropriés à la résolution de ce problème est nécessaire.

 

 

MÉTHODOLOGIE:

 

Une méthode systématique est suivie. D'abord une revue de littérature  des différents algorithmes de vision artificielle est faite afin de faire une sélection des algorithmes les plus appropriés. Ensuite, une comparaison de ces algorithmes est effectuée sur une large banque de vidéos afin d'en retenir les algorithmes les plus performants.

 

Pour arriver à faire une bonne détection visuelle de l'inventaire, un bon traitement vidéo doit être effectué. Le problème principal est donc de traiter correctement les images reçues par la caméra afin de pouvoir établir correctement l’état de l’inventaire.  Différents algorithmes de traitement d'images sont possibles. Par exemple, la détection des bordures de tiroirs et de casiers  peut se faire à l'aide d'une transformée de Hough. La détection du contenu du tiroir peut aussi se faire de plusieurs façons : par une technique de soustraction d'arrière-plan, par une technique de segmentation en régions, par une analyse de l’histogramme des intensités ou encore de l’histogramme de gradient orienté (HOG). Une analyse de ces différentes méthodes permettrait d’obtenir un taux de réussite le plus élevé possible.

 

RÉSULTATS:

 

Le projet a d'abord permis à l'entreprise Logi-D de faire une première implantation du système à l'Hôpital du Sacré-Cœur de Montréal. Des caméras ont pu être installées avec tout le matériel nécessaire (marqueurs de couleur, fonds de tiroirs colorés, supports à caméra). Ensuite, des données ont pu être recueillies afin de connaitre les forces et les faiblesses du système. Les cas d'erreurs du système ont ainsi pu être catégorisés et classés selon leurs occurrences.

 

 


 

 

CHARASSE, Sylvain                                                                                         DIPLÔME: M.Sc.A.

 

 

TITRE:

 

 

Test et débogage des circuits intégrés sur WaferBoardTM avec le standard IEEE 1500 embarqué sur FPGA.

 

 

RÉSUMÉ:

 

 

WaferboardTM est un outil de prototypage pour le développement de systèmes électroniques. Le sujet de recherche s’intéresse à comment permettre le test et le débogage de systèmes électroniques en utilisant le standard IEEE 1500 embarqué dans un FPGA autonome sur le WaferBaordTM.

 

 

PROBLÉMATIQUE:

 

 

Le WaferBoardTM est voué au prototypage rapide de systèmes. Cependant, il n’existe pas encoure d’outils qui permettent à un utilisateur d’obtenir une visibilité sur le design en cours de test. De plus, cette recherche vise à permettre la génération de signaux à des points stratégiques du design. Une autre problématique réside dans le fait que le test et débogage devraient être compatibles avec n’importe quel type de design. C’est pourquoi, nous nous dirigeons plutôt vers l’implémentation d’une norme, l’IEEE 1500.

 

 

MÉTHODOLOGIE:

 

 

Ø  Identifier les besoins spécifiques du test et du débogage pour les concepteurs des systèmes électroniques;

Ø  Analyser le standard IEEE 1500 pour savoir comment il doit être utilisé pour répondre aux besoins spécifiques identifiés plus haut;

Ø  Développer et valider un prototype de FPGA intégrant le standard IEEE 1500;

Ø  Étudier l’interface nécessaire à l’utilisateur pour effectuer les tests et le débogage sur le WaferBoardTM.

 

 

RÉSULTATS:

 

 

Pour le moment, une preuve de concept sur carte de développement FPGA a été réalisée. Le système permet de donner une visibilité sur un design à travers les entrées sorties d’un FPGA. L’utilisation d’une mémoire externe rapide (DDR2) contribue aussi à augmenter la visibilité.

 

Les prochains résultats attendus concerneront la configurabilité assistée d’un tel système, la génération de signaux et une interface utilisateur.


 

CHEVALIER, Axelle                                                                                                         DIPLÔME: M.Sc.A.

 

 

TITRE:

 

Contribution à la mise en œuvre d'une plate-forme multi-capteur pour le monitoring du positionnement géographique et des signaux physiologiques.

 

 

RÉSUMÉ:

 

De nos jours, de nombreuses maladies chroniques touchent les populations et semblent en augmentation. Parmi elles, nous pouvons citer les maladies cardio-vasculaires et le diabète. L'obésité, considérée à la fois comme une maladie et un facteur de risque d’'autres maladies, est également un problème de santé publique. Pour étudier les causes et l''impact de ces maladies, de nombreuses études sont menées pour mesurer certains paramètres chez les personnes. Elles cherchent à récupérer des données sur certains paramètres physiologiques des personnes, mais aussi des informations sur l'environnement  où elles se situent.  La question est de savoir dans quelle mesure l'environnement et le mode de vie ont un impact sur l'émergence et l'accroissement de ces maladies.

 

 

PROBLÉMATIQUE:

 

Afin de réaliser ces études, des outils plus ou moins spécialisés sont utilisés pour mesurer et récupérer les données. Des appareils du commerce peuvent être utilisés, augmentant ainsi le nombre de modules que les participants à l'étude doivent porter. La démocratisation des téléphones portables, contenant de plus en plus de capteurs différents, pourrait permettre de réduire le fardeau généré pour les participants. Malheureusement, des problèmes de durée de vie de batterie et d'imprécision des mesures sont constatés. Ainsi, de plus en plus d'équipes de recherche se tournent vers la conception et le développement des outils dont ils ont besoin et qui n'existent pas à ce jour sur le marché.

 

 

MÉTHODOLOGIE:

 

Ce projet de maîtrise présente donc la participation à la conception et au développement d'un tel appareil, permettant de recueillir la position géographique et certains paramètres physiologiques, tout en étant portable, peu encombrant et ayant une autonomie de batterie de plus de 12 heures. Afin de parvenir à cette autonomie et pour l'améliorer le plus possible, des optimisations de gestion de batterie sont effectuées. Le principe est de déterminer quels sont les moments où certaines données ne sont pas indispensables et à éteindre ou mettre en veille les modules les générant.

 

 

RÉSULTATS:

 

Pour vérifier l'impact des algorithmes de gestion de batterie, des tests sont effectués. Deux unités sont portées simultanément par un participant. Une des unités comprend un programme de référence, où toutes les données sont récupérées en tout temps.

 

L'autre unité comprend un programme avec les stratégies de gestion de batterie. Les courbes de décharge de batterie sont ensuite comparées et l'amélioration de la durée de vie de batterie est largement démontrée avec plusieurs heures de fonctionnement en plus.

 

 

 

 


 

 



DAIGNEAULT, Marc-André

DIPLÔME: Ph.D.

 

 

TITRE:

 

Synthèse et description de circuits numériques au niveau des transferts synchronisés par les données.

 

RÉSUMÉ:

 

Nos travaux de recherche portent sur les outils de conception assistée par ordinateur de circuit numériques. Au rythme de la conjecture de Moore, le nombre de transistors pouvant être intégrés sur une même surface de silicium n'a cessé de doubler tout les deux pendant plus de 4 décennies, si bien que les circuits intégrés modernes sont souvent de véritables systèmes sur puce, pouvant intégrer plusieurs noyaux de processeurs, des mémoires, accélérateurs de calculs et autres circuits dédiés. Néanmoins, ce rythme de croissance effréné à également pour effet de soumettre les outils de conception de circuits numériques à une pression inouïe en termes de besoins d'innovation. Afin de palier aux limitations inhérentes à la synthèse et description de circuits au niveau des transferts entre registres (RTL), nous œuvrons au développement d'un langage de description offrant un niveau d'abstraction intermédiaire entre ceux offerts par les langages de description de circuits usuels (VHDL/Verilog) et les langages de description de logiciels (C/C++). Ce langage est basé sur le modèle CSP (Communicating Sequential Processes) et intègre également des éléments propres au modèle SDL (Specification and Description Languages). Au niveau d'abstraction proposé, les transferts correspondent à des connexions entre des producteurs et des consommateurs de données, adhérant à une interface et à un protocole de synchronisation prédéfinis de type flux de données (Streaming Interface). Afin de permettre la synthèse de circuits numériques décrits avec ce langage, nous œuvrons également au développement d'un compilateur permettant la transformation automatique des descriptions correspondantes en des descriptions à bas-niveau (RTL) pouvant ensuite être synthétisées avec des outils de conception commerciaux existants.

 

PROBLÉMATIQUE:

 

L'interconnexion de producteurs et de consommateurs de données adhérant à des interfaces à flux de données supportant la contrepression (pour indiquer que le consommateur ne peut pas recevoir de données) dans différentes topologies peut donner lieu à des relations cycliques en termes des signaux de synchronisation de ces interfaces. De telles relations cycliques sont problématiques car elles se traduisent par des boucles combinatoires au niveau du circuit. De telles boucles combinatoires peuvent alors manifester un comportement séquentiel ou non-déterministe, allant à l'encontre de l'intention du concepteur. Des relations cycliques peuvent également découler de l'utilisation de règles pour contraindre la réalisation des transferts de données sur des ensembles de connexions. Afin de produire des circuits corrects par construction, le compilateur doit réaliser l'analyse de ces relations cycliques afin d'être en mesure de les transformer en un circuit de contrôle acyclique assurant un comportement déterministe en accord avec l'intention du concepteur.

 

MÉTHODOLOGIE:

 

Afin d'atteindre les objectifs de ce projet de recherche, un compilateur décrit en langage Java est en cours de développement. Ce compilateur à pour objectif la traduction automatique de descriptions de circuits réalisées avec notre langage de niveau intermédiaire en descriptions bas-niveau pouvant être synthétisées avec des outils commerciaux existant. L'évaluation de l'approche de conception automatisée proposée sera faite par son application à la conception de circuits numériques d'intérêt à l'état de l'art.

 

RÉSULTATS:

 

Un premier prototype du compilateur à été appliqué à la réalisation de circuits de traitement et de calcul pour le tri de données récursif Quicksort, l'accumulation de nombres à virgule-flottante, et le produit matriciel. Ces résultats ont menés à trois articles de conférence (FPL2012, Reconfig2012, FCCM2013) et un abstract (FPGA2013). Un article de revue à également été soumis (Computers & Electrical Engineering, Elsevier).


 



DROLET, Jonathan

DIPLÔME: M.Sc.A.

 

TITRE:

 

Circuits numériques intracorticaux pour la détection automatisée des potentiels d’action.

 

 

RÉSUMÉ:

 

Le projet Cortisens a pour objectif de créer une puce intracorticale visant à transmettre l’activité neuronale à un système externe, le tout sans fil.  Afin de réduire la quantité d’information devant être transmise par le lien sans fil, l’extraction des potentiels d’action doit être effectuée.  L’objectif de ce projet de maîtrise est d’évaluer, implémenter et comparer plusieurs architectures de détection de potentiels d’action.

 

 

PROBLÉMATIQUE:

 

La détection de potentiels d’action est un sujet bien étudié, mais plusieurs facteurs inhérents à l’implémentation sur puce intracorticale compliquent le problème :

Ø  Le seuil de détection doit être établi automatiquement par la chaine de traitement, c’est-à-dire le système doit être indépendant des influences externes.

Ø  La consommation d’énergie doit être minimale afin de rester dans les contraintes imposées par une puce intracorticale.  En outre, le nombre de canaux par puce augmentant d’année en année, la consommation du bloc de détection (un par canal) devient crucial.

Ø  Il est désirable d’avoir les meilleures performances possibles en termes de détection.  Cela signifie avoir un bon taux de détection et un faible taux de fausse détection.

 

 

MÉTHODOLOGIE:

 

La méthode de travail consiste à implémenter diverses chaines de détection de potentiels d’action et à comparer les consommations d’énergie de chacune.  Les chaines seront d’abord comparées à l’aide de simulation, puis une puce sera conçue contenant les meilleures architectures pour confirmer les résultats de simulation.

 

 

RÉSULTATS:

 

Les résultats escomptés à la fin du projet de maîtrise sont une chaine de traitement des potentiels d’action avec calcul automatisé du seuil de détection.  La chaine de traitement aura été implémentée sur puce et caractérisée au niveau de performance de détection, consommation d’énergie et surface de silicium.  En outre, des résultats similaires pour différentes chaines de traitement seront aussi donnés pour justifier le choix de l’architecture finale.


 


FARAH, Rana

DIPLÔME: Ph.D.

 

 

TITRE:

 

Des outils de vision informatique pour la surveillance des rongeurs.

 

 

RÉSUMÉ:

 

Les rongeurs sont des animaux très utiles pour la recherche biomédicale. Les expériences nécessitent qu’une personne surveille ces rongeurs pour des longues durées et les annote afin d’en tirer des conclusions. La période de  surveillance peut s’étendre sur plusieurs heures ce qui rend la tâche pénible.  L’objective de ce projet est de proposer une solution automatique qui se repose sur la vision informatique pour suivre et annoter trois comportements des rongeurs dans un environnement biomédical typique : statique, élevé, entrain d’explorer.

 

PROBLÉMATIQUE:

 

Le suivi et la surveillance des comportements de rongeurs en utilisant la vision informatique présente plusieurs défis. En premier lieu, les rongeurs ont des corps extrêmement déformables ce qui les rends difficiles à les représenter par des modèles. Ensuite, les caractéristiques discernables sur le corps des rongeurs sont rares et se limitent à la zone de la tête. Un autre défi est présenté par les cages où les rongeurs sont normalement placés dans un environnement biomédical. Les cages sont normalement en plexiglas pour permettre l’observation des sujets, ce qui les rend susceptibles aux réflexions. Les réflexions sont un facteur majeur qui contribuent au bruit qui se présente lors d’un traitement par vision informatique. Les cages sont normalement couvertes avec du paillis pour assurer le confort du rongeur. Le paillis pourra partager une partie de la distribution de couleur du rongeur ce qui produira du bruit lors du traitement de l’image. Finalement, dans un environnement biomédical typique, l’illumination est  rarement contrôlée ce qui tends à changer continuellement la distribution de couleur du rongeurs à chaque fois qu’il passe d’une zone d’illumination à l’autre ce qui diminue l’efficacité de la représentation par couleur du rongeur.

 

 

MÉTHODOLOGIE:

 

L’approche proposée pour suivre un rongeur dans une cage est composé de deux étapes. La première est de localisé arbitrairement le rongeur dans la trames. La seconde consiste de détecter le contour du rongeur. Pour localiser le rongeur, on a proposé une technique basée sur les fenêtres glissantes et une combinaison de plusieurs caractéristiques. La position de la fenêtre qui maximise un cout de similitude au model du rongeur est supposé représenter la position du rongeur. Pour extraire les contours du rongeur, on a proposé une technique qui se sert des arrêts du rongeurs pour changer les dimensions de la fenêtre placée à la position du rongeur à ce que les dimensions de la fenêtre soit égales à celle du rongeur. L’approche proposée pour détecter les trois comportements des rongeurs repose sur une fusion de plusieurs classificateur SVM (Support Vector Machine) qui se basent sur le MHI (Motion History Image) calculé sur chaque trame.

 

 

RÉSULTATS:

 

Les deux approches ont été implémentées et testé sur des vidéos de rat et de souris. Les vidéos ont été enregistrées à l’hôpital St-Justine dans un environnement typiquement biomédical. Chaque vidéo représente une scène d’un rongeur dans une cage. Concernant le suivi, notre méthode est efficace et robuste. En plus, elle présente une moyenne d’erreur inférieure à une autre méthode de pointe de la littérature. La méthode est stable et capable de récupérer après une erreur de suivi. Nous avons illustré cette méthode dans un article déjà accepté dans la IEEE Transactions on Image Processing. Concernant la détection des trois comportements, les résultats sont en accord avec ce qui est acceptable pour la surveillance des animaux dans un laboratoire biomédical.  En plus, l’efficacité de la  méthode a été prouvé être indépendante de la couleur du rongeur et de la longueur de la séquence de vidéo.

FOMEKONG DONGMO, Armand                                                               DIPLÔME: M.Sc.A.

 

TITRE:

 

 

Apprentissage machine d'un réservoir adaptable de transformations dynamiques embarqué dans un animât primitif.

 

 

RÉSUMÉ:

 

 

Il s’agit:

 

Ø  de concevoir une machine d'apprentissage la plus simple possible mais basée sur un réseau récurrent ESN (Echo State Network ou Réseau à États Échoïques) pouvant se comporter comme un réservoir de transformations dynamiques utiles pour des problèmes de génération de données et de reconnaissance des formes.

Ø  d’embarquer le Réseau ESN dans un animât primitif physique.

Ø  d’évaluer les capacités de génération de données et de reconnaissance des formes de l’ESN embarqué, dans un environnement structuré.

 

 

PROBLÉMATIQUE:

 

 

L’interaction entre les robots et leurs environnements fait l’objet de nombreuses études et progrès scientifiques de nos jours. Les réservoirs à états échoïques (ESN) offrent de bonnes promesses pour la résolution optimale des problèmes de génération de données et de reconnaissance de formes. Il parait donc intéressant d’évaluer les possibles améliorations que ces réservoirs peuvent apporter au fonctionnement des animât utilisés à des fins de génération de données  et de reconnaissance des formes.

 

 

MÉTHODOLOGIE:

 

 

Ø  Étude des caractéristiques particulières d’un réseau ESN

Ø  Revue de différents exemples existants d’application du réseau ESN dans la génération des données et la reconnaissance des formes, et analyser l’influence des paramètres du réseau dans ces applications

Ø  Concevoir des réseaux ESN pouvant traiter le mieux possible des cas particuliers de génération de données et de reconnaissance des formes

Ø  Implanter le réseau ESN dans un animât physique et mesurer ses propriétés essentielles.

 

 

RÉSULTATS:

 

 

Résultats toujours pas très considérables:

 

Ø  Difficultés à maitriser l’influence des paramètres d’un réseau ESN sur une application visée

Ø  Difficultés à trouver des documentations traitant avec précision de l’influence et de l’utilisation de ces paramètres

Ø  Difficultés à reproduire parfaitement des exemples d’application du réseau ESN existants


 

 


FOURMIGUE, Alain

DIPLÔME: Ph.D.

 

 

TITRE:

 

Modélisation au niveau système des architectures tridimensionnelles (3-D) de systèmes multiprocesseurs sur puce (MPSoC).

 

 

RÉSUMÉ:

 

Ce doctorat porte sur les architectures de circuits intégrés en trois dimensions (3D) pour systèmes multiprocesseurs sur puce (MPSoC). L’objectif de ce doctorat est de mettre en place les méthodologies appropriées pour modéliser et exploiter pleinement les possibilités des technologies d’intégration 3D, pour la conception de systèmes multiprocesseurs sur puce (MPSoC).

 

 

PROBLÉMATIQUE:

 

Alors que la miniaturisation des transistors ralentit, les circuits intégrés tridimensionnels (3D) offrent une alternative technologique pour continuer l’intégration de fonctionnalités et développer des circuits toujours plus performants. Les progrès technologiques réalisés ces dernières années en matière d’intégration 3D ont permis la réalisation des premiers prototypes de circuits intégrés 3D. Cependant, le manque d’outils et de méthodologies appropriés pour aider à la conception de ces nouvelles architectures 3D est important, et peut, à terme, compromettre l’utilisation des technologies 3D. Sans outils, ni méthodologies de conception appropriés, les ingénieurs sont contraints de continuer à développer des circuits intégrés 2D conventionnels.  Ce travail répond à un besoin de modélisation des architectures de circuits intégrés 3D et se propose de développer des méthodologies permettant d’en exploiter les possibilités pour la conception de MPSoC.

 

 

MÉTHODOLOGIE:

 

Dans un premier temps, ce doctorat s’intéressera à la modélisation des phénomènes de dissipation thermique dans les circuits intégrés 3D.  En effet, les circuits intégrés 3D sont constitués d’un empilement de multiples couches de silicium et sont exposés à des problèmes de dissipation de chaleur si l’architecture est mal conçue.  L’objectif à court terme de ce travail est de mettre en place une méthodologie pour développer des modèles thermiques pouvant être couplés à des environnements de simulation dynamique de MPSoC.  Le défi est de parvenir à développer des modèles suffisamment performants, précis et nécessitants des efforts de modélisation raisonnables.

 

Dans un deuxième temps, ce doctorat se concentrera sur les méthodologies d’exploration architecturale pour systèmes MPSoC 3D.  L’ajout d’une troisième dimension dans les circuits intégrés, a entrainé l’explosion du nombre d’architectures possibles.  L’objectif est de mettre en place une méthodologie permettant d’identifier rapidement l’architecture la plus appropriée pour une classe d’applications données, car les plateformes MPSoC ciblent toujours une classe d’applications bien précise (multimédia, communication, calcul, etc.), Pour évaluer les différentes architectures possibles, une plate-forme virtuelle modélisant un MPSoC 3D complet et permettant de simuler l’exécution d’applications sur ce MPSoC 3D sera réalisée.

 

 

RÉSULTATS:

 

Un article de conférence portant sur la modélisation de température dans les circuits intégrés 3D a été soumis. Cet article est toujours en cours d’évaluation.


 

GAN, Qifeng

DIPLÔME: Ph.D.

 

 

TITRE:

 

 

Conception et implémentation efficace des filtres de particules sur le processeur à jeux d’instructions spécialisés

 

 

RÉSUMÉ:

 

 

Ce projet porte sur les processeurs à jeux d’instructions spécialisés pour l'implémentation efficace de filtres de particules pour des applications diverses, par exemple en traitement vidéo et en navigation. L’objectif final est de mettre en place une approche de conception qui permette le développement rapide d’implémentations des applications des filtres de particules sur les processeurs à jeux d’instructions spécialisés

 

 

PROBLÉMATIQUE:

 

 

Les filtres de particules (FPs) sont efficaces et populaires pour les applications avec des modèles non-linéaires et/ou non-Gaussian, mais ils sont complexes La plupart des travaux visant à implémenter les FPS dans les systèmes embarqués se concentrent sur la façon d'améliorer leur débit et donc implémenter les FPs sur du matériel dédié. Cependant, la conception des FPs doit être flexible pour les adapter aux applications diverses. Ceci introduit la principale solution à ce problème qui consiste à utiliser les processeurs à jeux d’instructions spécialisés pour l'implémentation de FPs. Des approches de conception et de nouvelles méthodologies doivent encore être développées pour la mise en œuvre des FPs

 

 

MÉTHODOLOGIE:

 

 

Ø  l’analyse d’applications de FPs et leurs algorithmes sont nécessaires afin de les caractériser.

Ø  à partir d'une base de processeur prédéfinie, nous devons identifier les obstacles des applications utilisant les FPs via le processeur configurable Xtensa LX2 et la suite d’outils de Tensilica.

Ø  selon les résultats du profilage, ces obstacles sont optimisés aux niveaux algorithme et architecture sur le processeur configurable Xtensa LX2.

Ø  les algorithmes et architectures optimisés et proposés pour améliorer le débit des applications seront validés avec des applications concrètes.

 

RÉSULTATS:

 

 

Concernant l’implémentation d’applications diverses utilisant FPs, un article rapportant le résultat de caractériser les FPs a été soumis au Journal of Signal Processing Systems 2012. Dans le même article, un nouvel algorithme pour le bloc intensif, likelihood evaluation et son architecture sur le processeur à jeux d’instructions spécialisés sont proposés. Un facteur final d’accélération de 910 par rapport à l'implémentation purement logicielle de l'algorithme original est obtenu. Aussi, un nouvel algorithme pour un autre bloc, resampling, est proposé. Cet algorithme effectue les itérations indépendantes et il peut être exécuté en parallèle avec les instructions spécialisées selon l'application en suivi vidéo. Le calcul d'histogramme est complexe.


 

GHANE-MOTLAGH, Bahareh                                                                                                   DIPLÔME: M.Sc.A.

 

 

TITRE:

 

Conception et réalisation d’une matrice de microélectrodes à haute densité pour des applications d’interfaces cerveau-machine.

 

 

RÉSUMÉ:

 

Dans ce projet, une technique à base de tranche de silicium a été utilisée pour construire la matrice de microélectrodes. Ces types de matrice d’électrodes sont fabriqués par une méthode en micro-usinage et implantés pour l’observation et la stimulation intracorticale et jouant le rôle d’une interface cerveau-machine. Pour augmenter la charge électrique lors de la stimulation, l’impédance doit être abaissée. De nouveaux matériaux ont des surfaces intrinsèquement grandes et conductance élevée. Par ailleurs, les électrodes restent biocompatibles. A cet effet, prochainement les électrodes seront améliorées par l’utilisation de ces nouveaux matériaux. Une approche en trois dimensions a été utilisée pour réaliser un microsystème d’enregistrement neuronal plus compact intégrant des matrices d’électrodes et des circuits intégrés servant à la sélection des sites, l’amplification et les puces de traitement de signal.

 

PROBLÉMATIQUE:

 

Le domaine des interfaces implantables cerveau-machine est une activité de recherche émergente. Des progrès remarquables sont effectués au niveau bioélectronique, mais les contacts électrode-tissus (CET) demeurent l’un des obstacles majeurs. Les contacts obtenus en utilisant des réseaux de microélectrodes demeurent l’un des obstacles majeurs. Ces contacts génèrent des problèmes de biocompatibilité avec ces interfaces cerveau-machine en raison de la réponse biologique à l’implantation permanente et également à cause des propriétés électroniques des réseaux de microélectrodes.  Nos objectifs, dans ce projet, consistent en l’élaboration de réseaux de microélectrodes dont la sélectivité, la biocompatibilité à long terme, la stabilité chimique, la qualité d’enregistrement, la sensibilité et d’autres caractéristiques électriques sont les principaux critères. Différents types de réseaux de microélectrodes en silicium, fabriqués grâce à des techniques de couche mince, n’ont pas le potentiel de haute densité, de faible impédance et de faible consommation d’énergie nécessaire pour les CET, requis par les stimulateurs implantables. En se concentrant sur ces aspects, des réseaux de multi-électrodes à haute densité et faible impédance sont conçus et fabriqués.

 

MÉTHODOLOGIE:

 

La méthode de couches minces associée aux étapes électrochimiques sera utilisée pour fabriquer des matrices de multi-électrodes. Une gravure chimique est effectuée pour lisser les surfaces. Dans l’étape suivante, les électrodes sont recouvertes avec de nouveaux matériaux par dépôt électrochimique. La caractérisation de l’échantillon montrera la faible impédance des électrodes et un transfert de charges élevé. Par ailleurs, les électrodes restent chimiquement inertes et biocompatibles.

 

RÉSULTATS:

 

La première partie du projet qui est une fabrication de substrat matrice de microélectrodes a été faite. Des électrodes ont été dessinées et fabriquées en utilisant des techniques pour le micro-usinage. La prochaine étape est le revêtement des pointes des électrodes avec différents matériaux pour diminuer l’impédance des électrodes.

 


 

GHANNOUM, Anthony

DIPLÔME: M.Sc.A.

 

 

TITRE:

 

Module de reconnaissance d’objets dédié à un stimulateur visuel cortical.

 

 

RÉSUMÉ:

 

Ce projet s’insère dans le cadre de la réalisation d’un stimulateur visuel cortical par l’équipe Polystim neurotechnologies.  Il consiste à créer un module de reconnaissance d’objets pour aider les personnes qui souffrent de cécité visuelle à se retrouver dans un environnement quelconque et de reconnaitre les objets qui les entourent.  Aussi la stratégie de triangulation des phosphènes sera réévaluée.

 

 

PROBLÉMATIQUE:

 

L’objectif est d’implémenter en C++ (OpenCV) et MATLAB un module de traitement d’images pour faire la reconnaissance d’objets.  Le module logiciel devrait ensuite être traduit en VHDL pour exploiter la vitesse du matériel qui permettra d’appliquer le traitement en temps réel.

 

 

MÉTHODOLOGIE:

 

La première étape consiste à définir les spécifications du module de reconnaissance d’objets, ses objectifs principaux ainsi qu’à définir sa pertinence dans le cadre du projet Cortivision.  Cela comprend aussi son intégration au traitement 3D d’images déjà implémenté pour le projet.  La partie conséquente serait une étude des différentes approches pour obtenir les résultats requis, en validant et comparant les méthodes avec MATLAB.  L’étape suivante serait de sélectionner la meilleure de ses méthodes pour l’implémenter en matériel (VHDL) et l’intégrer au module de traitement d’image existant qui interface le capteur d’image conçu dans le cadre du même projet.

 

 

RÉSULTATS:

 

Une étude de différentes approches de reconnaissance d’objets a été commencée pour avoir une idée générale sur ce qui bénéficierait le plus aux personnes qui souffrent de cécité visuelle.  Cela comprendrait aussi les algorithmes d’apprentissage et d’intelligence artificielle.  La base du projet a donc été établie ainsi que son contexte et le plan d’action.  Un module d’étalonnage utilisant des marqueurs repères suivis par des algorithmes de traitement vidéo est conçu pour caractériser la carte phosphène du patient.  L’algorithme en C/C++ a été validé et testé sur un PC hôte et certaines parties de l’algorithme ont été transférées à l’implémentation matérielle sur FPGA.  La partie matérielle utilise le VHDL et Xilinx System Generator/MATLAB qui facilite la procédure de test, validation et la comparaison d’images.


 

GHOLAM ZADEH Bahareh                                                                                                  DIPLÔME: M.S.cA.

 

 

TITRE:

 

Conception et fabrication d’un réseau de biocapteurs pour la mesure de la force cellulaire.

 

 

RÉSUMÉ:

 

Dans ce projet, différents types de MEMs capteurs ont été développés pour mesurer l’adhérence focale des cellules. Le système composé de capteurs MEMs et une partie électrique pour surveiller la variation de signal de sortie (en raison d’adhérences focales). Les capteurs MEMS ont été conçus avec le logiciel Comsol Multiphysics et nous allons démontrer et discuter de la fabrication et les résultats expérimentaux.

 

 

PROBLÉMATIQUE:

 

Analyser les interactions entre les cellules et la matrice extracellulaire est une des étapes importantes dans différentes études biologiques comme l’ingénierie tissulaire ou la caractérisation d’une maladie comme le cancer et la leucémie. Aussi, cela fournit des renseignements essentiels sur la motilité cellulaire, la migration cellulaire et la survie des cellules. Au cours de l’interaction entre les cellules et la matrice extracellulaire, les obligations protéines spéciales seront formées qui sont connues comme les adhésions focales. Les cellules seront physiquement connectées à la matrice extracellulaire à travers ces obligations. Plusieurs études ont été réalisées pour comprendre la formation de l’adhésion focale et l’effet de son altération sur le comportement des cellules. Comme objectif à long terme, nous voulons développer un système innovant pour l’évaluation  du comportement mécanique des protéines d’adhésion focale.

 

 

MÉTHODOLOGIE:

 

Pour analyser le comportement des cellules dans des situations différentes en contrôlant leur adhésion focale, un réseau de cantilevers est conçu et fabriqué en utilisant des technologies standard POLYMUMP et METALMUMPS. La force d’adhérence peut être analysée sur la base de la mécanique, ainsi que la variation électrique de l’électrode fonctionnalisée. Ces forces déplacent le capteur optique, capacitif ou piézo-électrique intégré avec cantilevers et en comparant les résultats de sortie de ces capteurs, il sera possible de démontrer les avantages et les inconvénients des différentes méthodes de mesure de force d’adhérence.

 

 

RÉSULTATS:

 

Après avoir fait des simulations avec le logiciel Comsol multi physiques et de faire une analyse théorique pour trouver la dimension optimale des cantilevers, le lay-out a été conçu et soumis à MUMPS fournisseur de technologie-NEMSCAP – par CMC Microsystèmes. Afin de tester la structure de l’installation, la lecture microélectronique est en cours d’élaboration pour chacun des capteurs. L’application d’une force sur le dessus de capteurs entraine la déflexion de cantilevers et enfin en fonction du type de capteur (optique, piézo-résistif, ou capacitif) la déviation est mesurée à l’aide de lecture. Différents types d’expérience seront faits afin d’assurer la fonctionnalité du système.

 

 

 

 

 

 

 

 


 

 

GIL, Diana

DIPLÔME: M.Sc.A.

 

 

 

TITRE:

 

Processeurs embarqués configurables pour la reproduction de tons en temps réel

 

RÉSUMÉ:

 

Les images à large gamme dynamique (HDR) peuvent capturer les détails d’une scène à la fois dans les zones les plus claires et les zones ombragées, en imitant les capacités du système visuel humain. La reproduction de tons (TM) vise à adapter les images HDR aux dispositifs d’affichage traditionnels. Dans ce mémoire, on discute de l'implémentation d'algorithmes de TM.

 

PROBLÉMATIQUE:

 

La première partie du travail s’occupe d’une application des algorithmes de reproduction de tons: l’amélioration du contraste. Nous avons  effectué une comparaison de plusieurs méthodes de pointe d’ajustement du contraste, y compris deux opérateurs de TM. Cette analyse comparative a été mise en œuvre dans le contexte d’applications de surveillance lorsque les vidéos sont prises dans des conditions d’éclairage faibles.  La qualité de l’image a été évaluée en utilisant des métriques objectives comme le contraste d’intensités et l’erreur de la brillance, et via une évaluation subjective. De plus, la performance a été mesurée en fonction du temps d’exécution. Les résultats expérimentaux montrent qu’une technique récente basée sur une modification de l’histogramme présente un meilleur compromis si les deux critères sont considérés.

 

MÉTHODOLOGIE:

 

Les algorithmes de TM imposent habituellement des besoins élevés en  ressources de calcul. En conséquence, ces algorithmes sont normalement  implémentés sur des processeurs à usage général puissants et des processeurs graphiques. Ces plateformes ne peuvent pas toujours satisfaire les contraintes de performance, de surface, de consommation de puissance et de flexibilité imposées par le domaine des systèmes embarqués. Même si ces exigences sont souvent contradictoires, les processeurs à jeu d’instructions spécialisées (ASIP) deviennent une alternative d’implémentation intéressante. Les ASIP peuvent fournir un compromis entre l’efficacité d’une solution matérielle dédiée et la flexibilité associée à une solution logicielle programmable.

 

 

RÉSULTATS:

 

La deuxième partie du travail présente la conception et l’implémentation d’un processeur spécialisé pour un algorithme global de TM. Nous avons analysé l’algorithme entier afin d’estimer les besoins en données et en calculs. Trois instructions spécialisées ont été proposées: pour calculer les valeurs de la luminance, du logarithme et de la luminance maximale. En utilisant un langage de description architecturale, les instructions spécialisées ont été ajoutées à un processeur similaire à un RISC de 32 bits. Le logarithme a été calculé à l’aide d’une technique spécifique à faible cout basée sur une approximation de Mitchell améliorée. Les résultats expérimentaux démontrent une augmentation de la performance de 169% si les trois instructions y sont rajoutées, avec un cout matériel supplémentaire de seulement 22%.

 

 

 


 

 

GUÉRARD, Hubert

DIPLÔME: M.Sc.A.

 

 

TITRE:

 

Intégration d’un modèle de réseau sur puce dans un flôt de conception de niveau système.

 

 

RÉSUMÉ:

 

Les systèmes embarqués deviennent plus complexes puisqu’ils incluent beaucoup de ressources et doivent réaliser plusieurs fonctionnalités. Ceci introduit un problème au niveau de l’interconnexion des ressources, car un grand volume de donnée doit être traité. Une solution proposée est l’utilisation des NoC (Network-on-chip). Cependant, due à la complexité de ses topologies, il faut utiliser une méthodologie haut niveau (ESL) afin d’abstraire les communications pour ainsi permettre de simuler et valider plus rapidement le système à concevoir. Le recours aux métriques de performance permet de quantifier la performance du modèle en termes de débit, latence, etc. Lors de l’élaboration, nous avons modélisé et intégré un NoC dans un outil haut niveau.

 

 

PROBLÉMATIQUE:

Bien que l’utilisation de réseaux sur puce soit une réalité industrielle, l’implémentation et la simulation de ses topologies écrites dans un langage de description matériel nécessite beaucoup d’efforts. Par conséquent, la validation d’un système à concevoir utilisant un réseau sur puce peut s’avérer très fastidieuse due à la complexité de la topologie. Ceci est attribuable à la granularité fine de ces langages.  Dans une approche haut niveau (ESL), au lieu d’utiliser un langage de description matériel, on utilise le langage de programmation haut niveau, par exemple C/C++, ainsi qu’une librairie de simulation haut niveau telle que SystemC afin de créer les modèles. L’intégration des réseaux sur puce dans les outils ESL est une approche récente. Ceci est dû à l’émergence des réseaux sur puce.

 

 

MÉTHODOLOGIE:

 

Ø  Sélection d’un outil ESL

Ø  Intégration d’un réseau sur puce dans ce dernier

Ø  Création d’une architecture de test

Ø  Simulation de l’architecture

Ø  Raffinement de l’architecture

Ø  Comparaison des résultats avec la littérature

 

 

RÉSULTATS:

L’objectif de ce mémoire a été atteint dans la mesure où un modèle de réseau sur puce a été correctement intégré dans l’outil ESL haut niveau. La validation du modèle a été confirmée à l’aide des métriques développées. Il a été possible de démontrer qu’une erreur de 18% existe entre la simulation et l’exécution sur puce FPGA d’une architecture test. Nos résultats démontrent donc que le comportement du modèle haut niveau respecte assez bien le comportement du modèle bas niveau et qu’en plus la simulation ne prend qu’une fraction du temps. La technique proposée est générique et peut être appliquée à différentes topologies telles que le maillage et l’anneau.

 


 


GUILLEMOT, Mikaël 

DIPLÔME: M.Sc.A

 

 

TITRE:

 

Conception d’un logiciel de contrôle pour le système de prototypage DreamWafer.

 

 

RÉSUMÉ:

 

Le groupe de recherche en microélectronique de l’École Polytechnique de Montréal participe à un projet de recherche d’envergure. Répondant au nom de DreamWafer, il est soutenu par un partenaire industriel : Gestion TechnoCap Inc. Ce projet consiste en un nouveau système de prototypage rapide de circuits numériques à l’échelle de la tranche : le WaferBoard. L’objectif à terme est de permettre le test et la validation des circuits électroniques au niveau système en un temps et des couts réduits en concevant une plateforme reconfigurable. En résumé, le WaferBoard peut être assimilé à un circuit imprimé (Printer Circuit Board) reconfigurable. Il doit permettre le prototypage de circuit à composants discrets en déposant simplement ces composants à sa surface.

 

L’objectif général de ma recherche est de concevoir le logiciel nécessaire au support de la plateforme WaferBoard. A savoir l’élaboration d’une architecture générale favorisant l’intégration des ressources techniques existantes, la conception d’un modèle évolutif simplifiant les accès au matériel et la réalisation d’un système d’affichage adapté à la complexité d’une telle plateforme. Cela dans un environnement technique bipolaire (électronique et logiciel) connaissant un renouvèlement important des personnes intervenant sur le projet.

 

 

PROBLÉMATIQUE:

 

Le logiciel de contrôle d’une plateforme électronique tel que le WaferBoard doit répondre a des contraintes de performance et de flexibilité, tout en intégrant les résultats de multiples recherches. L’architecture mise en place doit de plus être en mesure de supporter des échanges d’informations important (plusieurs millions d’objets à traiter).

 

 

MÉTHODOLOGIE:

 

Ø  Priorisation des contraintes;

Ø  Sélection d’un modèle équilibré entre performance et adaptabilité;

Ø  Intégration des contraintes spécifiques du projet au modèle;

Ø  Supervision technique du développement;

Ø  Test et validation du résultat.

 

 

RÉSULTATS:

 

Logiciel fonctionnel basé sur l’architecture proposé (certaines fonctionnalités basée sur des travaux de recherche en cours ne sont pas assurées). Le logiciel actuel représente approximativement 150 000 lignes de code.

 


 

HACHANI, Ahmed                                                                                            DIPLÔME: M.Sc.A.

 

 

TITRE:

 

 

Prototype d’un stimulateur multi canal flexible dédié aux applications interfaces cerveau-machines.

 

 

RÉSUMÉ:

 

 

La stimulation électrique du cortex visuel fait l’objet de différentes travaux de recherche pour aider les personnes souffrant de cécité, et ceci, en faisant percevoir des points lumineux, appelés phosphène dans le champ visuel du patient.

 

Notre objectif dans ce projet de maîtrise, consiste en la réalisation d’un prototype de stimulateur multi canal flexible garantissant la sécurité requise pour cette application. Ce système représente un outil de recherche pour entreprendre éventuellement des tests in vivo chez le singe. Les résultats préliminaires serviront à améliorer le prototype utilisé et à entreprendre une version complètement intégrée sur puce du système.

 

 

PROBLÉMATIQUE:

 

 

Dans le cas de la prothèse visuelle, un micro stimulateur intra cortical possède un nombre élevé des sites de stimulation, ce qui rend l’architecture du système complexe, pourtant, malgré la complexité déjà présente, le micro stimulateur doit offrir une grande flexibilité au niveau du choix des sites de stimulation, ainsi que sur le niveau des paramètres du stimulus. En outre, l’impédance de l’interface électrodes-tissu est variable et peut atteindre des valeurs élevées, ce qui requiert une tension de sortie élevée. Alors, il faut fournir une plage de tension suffisante pour couvrir cette variation. Ainsi, il faut garder un aspect sécuritaire au niveau de la stimulation et ceci en gardant une stimulation équilibrée.

 

 

MÉTHODOLOGIE:

 

 

Réalisation d’un prototype sur «Breadboard» avec des composantes discrètes disponibles commercialement, une fois l’architecture validée, nous allons réaliser un autre prototype sur un circuit imprimé. Une interface graphique homme- machine sous LabView est conçue parallèlement.

 

 

RÉSULTATS:

 

 

Après validation du système, des tests in vivo seront faits.


 

HACHED, Sami                                                                  DIPLÔME: Ph.D.

 

TITRE:

 

Sphincter artificiel commandé et alimenté en énergie sans fil.

 

RÉSUMÉ:

 

Les sphincters artificiels urinaires classiques sont actionnés mécaniquement et appliquent une pression constante sur l'urètre du patient. Leur utilisation nécessite une certaine dextérité et s’avère compliquée pour les personnes à faible mobilité (personnes âgées, obèses, ayant post-AVC, Parkinson, etc.). La pression constante exercée sur l'urètre peut causer l'atrophie urétrale quand elle est élevée et ne garanti pas la continence quand il est faible. Notre projet vise à développer un nouveau sphincter urinaire artificiel. Ce nouveau dispositif intelligent offrira de nouvelles fonctionnalités comme le contrôle à distance et la variation dynamique de la pression exercée sur l’urètre. Cela en vue de réduire le nombre de chirurgies de révision et faciliter l'utilisation  de l’implant au  médecin et au patient.

 

PROBLÉMATIQUE:

 

L’objectif de nos travaux est de concevoir et développer un nouveau sphincter artificiel intelligent à haute fiabilité, qui rattrape les défauts des dispositifs actuels et offre plus de confort et d’intimité au patient, à travers

une commande sans fil. Une régulation dynamique de la pression exercée sur l’urètre doit être mise en oeuvre afin de le protéger contre les risques d’atrophie et d’érosion. La possibilité de réajustement des paramètres et recalibrage  du dispositif sans avoir recours à une chirurgie de révision doit être étudiée. On vise également l’exploitation des effecteurs de l’AMS afin d'offrir la possibilité au patient possédant déjà un AMS 800 de modifier leurs implants et profiter des performances du nouveau sphincter artificiel. Un module de réapprovisionnement énergétique sans lien inductif doit aussi être conçu.

 

MÉTHODOLOGIE:

 

1.       Revue de littérature:

Ø  Explorer l'état de l'art et identifier les dispositifs et systèmes implantables employés actuellement pour assurer la continence du patient. Étudier leurs concepts et mécanismes.

Ø  Exposer leurs avantages et inconvénients et évaluer les possibilités d'amélioration et les alternatives.

2.       Proposition d'une solution:

Ø  Proposer un nouveau concept ou une nouvelle configuration qui permet de résoudre les problèmes des dispositifs implantables classiques sans nuire ou altérer leurs avantages.

3.       Exploration des outils et ressources nécessaires:

Ø  Définir les besoins en termes de ressources matérielles et logicielles requises au développement de la solution. Évaluer les disponibilités de ces ressources (possibilités d'approvisionnement, License, prise en main,…).

4.       Mise en œuvre d'un prototype:

Ø  Développement/construction d'un prototype de validation dont la conception est  basée totalement ou partiellement sur la nouvelle solution.

5.       Expérimentation et publication des résultats:

Ø  Mise à l'épreuve du fonctionnement du système.

Ø  Conduction de tests in vivo et in vitro.

Ø  Evaluation des performances.

Ø  Publications des résultats obtenus.

 

RÉSULTATS:

 

Nous avons déjà développé et testé un premier prototype (au laboratoire et à l’hôpital) qui inclus la commande à distance et soumis un article qui est en cours de révision pour son renvoi au journal.

Le deuxième prototype (qui inclus la commande à distance, le paramétrage, la régulation et l’alimentation) est prêt il sera testé prochainement et un article sera rédigé et soumis.

HAMIE, Ali                                                                                                         DIPLÔME: M.Sc.A.

 

TITRE:

 

Prototype d’une micro pompe implantable dédiée à l’injection des médicaments contre l’épilepsie.

 

RÉSUMÉ:

 

L’objectif de ce projet est de proposer et valider un dispositif hybride regroupant une micro pompe implantable sur la surface corticale et comprenant une unité de contrôle intégrée sur puce. Ce système servira à relacher une quantité minime de médicaments dès qu’une crise serait détectée par une autre interface dédiée à ce rôle.

 

PROBLÉMATIQUE:

 

L’épilepsie est une des nombreuses dysfonctions neurologiques chroniques qui se caractérise par une tendance à

des crises récurrentes. De nombreux patients souffrant d’épilepsie restent des candidats non-éligibles à une chirurgie impliquant une résection du tissu épileptogène pour les aider à guérir. Les traitements alternatifs, telles que la stimulation cérébrale et l’injection des médicaments, peuvent améliorer la situation des patients en tentant d’arrêter une crise épileptique déclarée dès son apparition. De nombreuses études sont réalisées pour fournir un traitement efficace aux patients épileptiques, mais les solutions proposées demeurent peu efficaces.

 

MÉTHODOLOGIE:

 

Pour réussir la mise en œuvre du système proposé, nous nous intéressons à la technologie de BioMEMS. La micro pompe visée serait composée de matériaux flexibles et doit être miniaturisée pour permettre son implantation au niveau du cortex. Suite à une revue de littérature de design de micro pompes et un survol de composants disponibles commercialement, nous examinerons les unités de contrôle de micro pompes existantes. Ensuite nous entreprenons ce projet selon les principales étapes suivantes:

 

Ø  Mise en œuvre d’un prototypage se servant de circuits discrets pour valider le principe de la solution proposée;

Ø  Design et fabrication d’une pompe;

Ø  Conception et test de l’interface électronique dédiée au contrôle de micro pompe complétée;

Ø  Validation d’opération et publication des résultats.

 

RÉSULTATS:

 

L’apparition d’une crise épileptique a été simulée par une impulsion générée pour démarrer la micro pompe. L’impulsion générée pour simuler une crise a provoqué la génération des signaux de contrôle définissant la période de l’activation du système en entier. Ce signal défini aussi la fréquence d’activation du micromoteur attaché au diaphragme de la micro pompe. Comme prévu, le système de pompage a délivré la dose de fluide programmée et s’est remis en veille à la fin du pompage. La consommation énergétique sous une tension de 5 V du système complet est de 3,34 mA en veille et 40 mA en opération. La consommation de la carte de contrôle est de 3,32 mA en veille et 3,72 mA en mode actif.

 

Les résultats obtenus sont encourageants, le système permet de recevoir les paramètres d’opération. Le débit de pompage et le délai avant sa remise en veille peuvent être changés. L’utilisation de la membrane en silicone PDMS a conféré une grande élasticité ce qui a permis d’atteindre des débits de l’ordre du millilitre par minute. Comparé à un système de pompage de commerce, notre système nous a permis de réaliser une économie de 50% de la consommation énergétique. Cependant, la consommation de la carte de contrôle ne chute pas considérablement quand cette dernière est en veille. Cela est dû au module Bluetooth faisant partie de la carte. En effet, la radio de ce dernier est en fonctionnement continu pour permettre la connexion à tout moment. De plus, l’utilisation de la version 2.1 EDR du protocole ne permet pas de réduire la consommation lorsque le circuit attend pour se connecter. L’usage d’un protocole de communication basse puissance comme le Bluetooth 4 permettrait de réduire énormément la consommation en veille.


 

 


HASANUZZAMAN, Md

DIPLÔME: Ph.D.

 

 

TITRE:

 

 

Un système implantable hautement flexible de faible puissance dédié à microstimulation intracorticale visuelle

 

 

RÉSUMÉ:

 

 

L'objectif de ce projet est de concevoir un microstimulateur intracortical microélectronique pour faciliter la recherche en prothèse visuelle et à long terme  pour aider les personnes ayant une déficience visuelle.

 

 

PROBLÉMATIQUE:

 

 

Jusqu'à présent, la plupart des prothèses visuelles développées sont basées sur la microstimulation de la rétine à qui il manque la haute résolution. La technique de microstimulation intracorticale résout cette limitation, mais les conceptions proposées jusqu'ici ne répondent pas à la conformité de haute tension; capacités de surveillance de la tension, impédance et de la charge, débit de données élevé, à haut rendement énergétique des générateurs de stimuli, et une nouvelle stratégie de microstimulation pour créer une vision utile dans le même système de microstimulation.

 

 

MÉTHODOLOGIE:

 

 

Ø  Une revue exhaustive de la littérature est effectuée dans notre domaine de recherche pour trouver les limites, les défis et les problèmes non résolus qui existent en microstimulation intracorticale visuelle.

Ø  Conception, aménagement et simulation post-layout des circuits électroniques intégrés utilisant les technologies nécessaires dans l'environnement de l'outil Cadence.

Ø  Mesure des puces fabriquées via Canadian Microelectronics Corporation (CMC), dans le laboratoire Polystim et l'exécution in-vitro et in-vivo des tests  afin de vérifier si les systèmes conçus peuvent répondre aux exigences.

 

 

RÉSULTATS:

 

 

Deux puces ont été fabriquées et testées dans le laboratoire Polystim. Le premier circuit intégré (IC) n’est pas totalement fonctionnel car il ya une erreur dans le processus de fabrication et le second IC est entièrement fonctionnel. Ce dernier  sera connecté à un réseau de microélectrodes pour mener à des tests bien in-vitro et in-vivo. La troisième puce, un générateur de stimuli efficace en énergie, devant être connecté avec le second circuit intégré est en cours de processus de fabrication. Un certain nombre d'articles ont été publiés sur la simulation post-layout et les résultats de mesures et quelques articles sont en cours actuellement.

 


HAWI, Firas

DIPLÔME: M.Sc.A.

 

 

 

TITRE:

 

Conception et implémentation d’un système de stéréoscopie passive dédié au traitement d’images 3D.

 

 

 

RÉSUMÉ:

 

Ce projet consiste à faire la reconstruction 3D d’une scène quelconque en utilisant l’information reçue de deux caméras.  Le principal but de ce projet est de fournir un algorithme robuste exécutable à temps réel. Il est réalisé dans le cadre du développement du stimulateur visuel cortical.

 

 

 

PROBLÉMATIQUE:

 

Le laboratoire de Polystim neurotechnologie avait développé des systèmes de reconstruction 3D en utilisant la stéréoscopie active.  Ces systèmes serviront à rendre aux déficients visuels une information sur la profondeur de champ du milieu dans lesquels ils vivent.  Des problèmes éthiques et énergétiques induits par l’utilisation des sources actives de ces systèmes peuvent être résolus en utilisant un système totalement passif.  Pour réaliser ce système, de nouveaux obstacles se présentent : il faut atteindre de hauts niveaux de précision, résoudre des problèmes d’occlusion et garantir l’applicabilité en temps réel.

 

 

 

MÉTHODOLOGIE:

 

Il s’agit de créer un algorithme robuste qui répond aux exigences de précision et de rapidité.  Nous essaierons de bénéficier de la flexibilité et robustesse des approches probabilistes mais aussi de la précision et rapidité des méthodes déterministes.  L’algorithme sera implémenté sur MATLAB.  La partie acquisition sera implémentée en matériel.

 

 

 

RÉSULTATS:

 

Un algorithme robuste aux occlusions est conçu et simulé avec succès.

 


 

HUSSAIN Wasim                                                                                                          DIPLÔME: M.Sc.A.

 

TITRE:

 

Fournir des liens bidirectionnels et une capacité de communication analogique en WaferBoard™.

 

 

RÉSUMÉ:

 

L'objectif de la recherche est la suivante:

 

Ø  Développer une interface qui peut prendre en charge des liens bidirectionnels comme le bus I2C sur WaferBoard™.

Ø  Développer une interface analogique qui fera la démonstration des performances améliorées par rapport à celui existant dans WaferBoard™.

 

 

PROBLÉMATIQUE:

 

WaferBoard™ est une plate-forme configurable qui peut assurer l'interconnexion entre IC (circuits intégrés) pour un système électronique de prototypage et de test. Le réseau d'interconnexion est compatible avec tout signal numérique parce que la commutation / routage est effectuée par des multiplexeurs numériques. Ainsi, l'interface bidirectionnelle et analogique n’est pas possibles dans la version actuelle de WaferBoard™.

 

 

MÉTHODOLOGIE:

 

Le projet interface bidirectionnelle, lorsqu'ils sont interconnectés par le biais WaferBoard™, peut imiter le comportement d'une “ligne de métal unique” pour les bus à drain (ou collecteur) ouvert du protocole I2C. Ainsi, plusieurs nœuds de circuits différents peuvent être raccordés ensemble sur WaferBoard™.

 

Un circuit d'interface analogique basé sur une modulation sigma-delta asynchrones a été proposé pour WaferBoard™.

 

 

RÉSULTATS:

 

L'interface bidirectionnelle peut prendre en charge nombre infini de nœuds I2C. Cependant, l'augmentation du nombre de nœuds impliquera une diminution de la vitesse de communication.

 

L'interface analogique peut prendre en charge une bande passante de signal de 700 kHz.


 

KAMRANI, Ehsan                                                                                             DIPLÔME: Ph.D.

 

TITRE:

Concevoir un systèeme Integrated Near Infra-Red Spectroscopy (INIRS) pour l’imagerie cérébrale en temps réel.

 

RÉSUMÉ:

Un système intégré de spectroscopie infrarouge proche (INIRS) fournit un moyen peu couteux, non invasif et portable pour surveiller le fonctionnement du cerveau et les tissus biologiques. Il peut être appliqué dans les diagnostics médicaux modernes pour déterminer l’oxygénation cérébrale, le débit sanguin et l’état métabolique du cerveau. La fNIRS à onde continue (CW-fNIRS) comprend la source de lumière et le photorécepteur frontal. L’élément fondamental du système fNIRS est le photorécepteur frontal qui comprend une photodiode et un amplificateur de transimpédance (TIA). En conséquence, la conception d’un bon photorécepteur fNIRS front-end pour l’imagerie cérébrale portable et en temps réel est la cible la plus difficile que nous avons abordé dans ce travail

 

PROBLÉMATIQUE:

La lumière reçcue par un photo détecteur fNIRS est d’abord transformée en courant électrique et un TIA converti ensuite le courant à la tension maximale pour optimiser le rapport signal sur bruit (SNR) pour les étapes suivantes du récepteur pour un traitement ultérieur. Par conséquent, le TIA joue un rôle essentiel entre le photo détecteur et le circuit suivant. Comme photo détecteur, nous avons utilisé une photodiode au silicium à avalanche (SiAPD) en raison de sa simplicité et de sa haute sensibilité, ses caractéristiques de gain inhérents et la facilité de fabrication d’un capteur d’images CMOS intégré. Toutefois, les principaux inconvénients des SIAPDs sont leur temps de transit relativement longs, en comparaison des diodes PIN rapides, et leur bruit supplémentaire généré en interne en raison du facteur de multiplication par avalanche. À cause de l’impédance de faible amplitude et le plus souvent à haute source de signaux fNIRS, le photorécepteur frontal doit répondre à certaines exigences de base. Ces exigences comprennent : gain de transimpédance d’entrée élevée, une faible impédance de sortie relativement à l’impédance de charge, largeur de bande étroite autour de la fréquence requise pour augmenter le SNR, des caractéristiques de faible bruit d’entrée, faible consommation d’énergie, le swing de sortie élevée, une large gamme dynamique, rejet de la lumière ambiante et à faible tension de fonctionnement.

 

MÉTHODOLOGIE:

Afin de surmonter les limitations des systèmes actuellement fNIRS non-portables disponibles, un nouveau détecteur de lumière èa faible bruit miniaturisé, reconfigurable a été proposé et conçu. Il comprend trois nouveaux AIT et un circuit Quench-Reset contrôlable intégré, avec des photodiodes à avalanche au silicium (nouveaux SiAPDs) sur la même puce utilisant la technologie CMOS standard, Nous avons présenté plusieurs CMOS à faible bruit et à haute sensibilité SiAPD intégré sur la puce avec une option TIA à être utilisée dans un photorécepteur fNIRS frontal. L’optimisation de la performance des ADP CMOS se fait par simulation au niveau périphérique à l’aide du logiciel TCAD Sentaurus.

 

RÉSULTATS:

Des propositions de circuits intégrés ont été mises en œuvre dans une petite zone (1mm2) et fabriquées par TSMC via CMC Microsystèmes. Les SiAPDs proposées offrent un gain d’avalanche élevé (>100) avec l’épaisseur de la couche d’ozone supérieure à 40 µn et 10 µm, une tension de claquage faible (<12V) et une efficacité d’absorption de photons de haute tension (~85%) à 700 nm. Les DRM proposés offrent une consommation d’énergie faible (~0.8mW»), haute de transimpédance de gain (jusqu’à 250mV/A), bande passante accordable (100Hz-1GHz) et un très faible bruit d’entrée et de sortie (quelques fA/√Hz et quelques mV/√Hz). Le circuit de comptage de photons offre également un temps rapide de réinitialisation, une faible consommation d’énergie (~1mW), base tension (1.8V) et un circuit hold-off de temps contrôlable intégré, tous fabriqués dans une petite zone (0.1 mm2). Le travail est en cours en vue d’intégrer APD avec le CW-SPIR et les circuits en mode de comptage de photons et émetteur-récepteur sans fil sur une seule puce. Nos objectifs actuels sont d’améliorer l’efficacité du front-end du photo détecteur et le développement d’un détecteur multi-canal pour être combiné avec un EEG de chevet pour le suivi de convulsions et d’épilepsie et aussi pour répondre aux exigences et aux critères cliniques.


 

KARIMIAN-SICHANY, Masood 

DIPLÔME: Ph.D.

 

 

TITRE:

 

Convertisseur numérique-analogique (DAC) dédié à générateur de signaux sinus pour les applications avioniques.

 

 

RÉSUMÉ:

 

Dans ce projet, un convertisseur numérique-analogique (DAC) à sur-échantillonnage 10-bit a été conçu. Le DAC est le noyau d'un générateur de signaux d'excitation polyvalent (ESG) dédié à une interface de capteur intelligents avioniques. La haute fréquence d'échantillonnage peut être utilisée dans ce convertisseur «segmented current steering» afin d'obtenir un bon rapport signal sur bruit (SNR). Lors de la conception du module au niveau du convertisseur, l'impact de la mise en œuvre de la matrice de sources de courant carré et non carré (CSA) sur l'exécution de la séquence de commutation est introduit. Une séquence de commutation optimale pour la taille CSA a été conçue.

 

 

PROBLÉMATIQUE:

 

Les capteurs et les actionneurs de type high channel count sont nécessaires pour aborder un nombre croissant de fonctions à bord des aéronefs. Avec la technologie traditionnelle avionique, relier les dispositifs résulte en des faisceaux de câbles encombrants. En outre, dans de nouveaux systèmes avioniques, les communications entre périphériques via différents domaines d'application sont également nécessaires, ce qui augmente considérablement le flux d'informations au sein de l'appareil. Les faisceaux de fils électriques et la demande d'une bande passante de communication de plus en plus élevé posent des défis nécessitant le développement de nouveaux bus de données avioniques. L'emploi d'une haute vitesse, des structures de bus de données haut débit et de nouvelles technologies de capteurs dans les réseaux de capteurs avioniques, génère le besoin d'une interface fiable, flexible et universelle, qui devrait permettre de réduire la complexité du réseau d'interconnexion. En ce qui concerne le potentiel de la technologie state-of-the-art CMOS, elle est d'un grand intérêt pour la construction d'une interface de capteur totalement intégrée.

 

 

MÉTHODOLOGIE:

 

Compte tenu des objectifs et des défis de cette recherche, une unité nouvelle ESG a été conçue qui peut être intégrée avec l'unité d'acquisition de données pour constituer un module de système sur puce SSI pour les applications avioniques. L'exactitude et la précision de la sortie ESG ainsi que la programmation de la fréquence et de l'amplitude devrait être procurée dans la conception des systèmes et circuits. Ce travail présente la méthode de calcul pour la réalisation d'un DAC de haute précision sur la base duquel l'ESG génère le signal d'excitation.

 

 

RÉSULTATS: